[发明专利]半导体封装方法及半导体封装结构

说明书

本申请提供一种半导体封装方法及半导体封装结构。该半导体封装方法包括：将引线框与多个待封装芯片贴装于载板上，且多个待封装芯片位于引线框的镂空区域中；形成包封结构件；在包封结构件的第一表面形成与待封装芯片的正面以及引线框的第一面均电连接的再布线结构；将被动件贴装于包封结构件的第二表面，且被动件与引线框电连接。该半导体封装结构通过该半导体封装方法制得。本申请通过形成芯片和被动件沿垂直方向的堆叠结构，并通过电镀互连引线的方式取代现有的引线键合封装，将芯片和被动件在垂直方向上封装为一体，提升产品的生产效率，实现系统级封装的小型化。

技术领域

本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。

背景技术

现有技术中，系统级封装(英文简称：SIP，英文全称：System In a Package)，是指将多个芯片和无源器件集成在一个封装里，从而实现一个基本完整的功能。相比传统的单个芯片分别封装，系统级封装可实现更小的封装体积和耕更低的封装成本。

现有的系统级封装的形式为不同的芯片或无源器件在同一个引线框中采取并排或者叠加的方式，如图1(a)和图1(b)所示，其中图1(a)为封装件沿第一方向的剖面结构示意图，图1(b)为封装件沿垂直于第一方向的第二方向的剖面结构示意图。芯片11’和无源器件12’分别通过金属引线20’和直接焊接引线框30’的方式引出，器件之间通过金属引线20’或者铜片40’实现互连。

但是，现有的系统级封装存在下面两个问题：

1.引线键合需要较大的内部空间，导致无法实现超薄产品的开发，并且引线需要单独键合，导致生产效率低；

2.引线框的使用导致产品无法实现小型化开发。

发明内容

本申请的一个方面提供半导体封装方法，其包括步骤：

S1：将引线框与多个待封装芯片贴装于载板上，所述待封装芯片的正面朝向所述载板，所述引线框设有镂空区域，所述镂空区域沿厚度方向贯穿所述引线框，多个所述待封装芯片位于所述镂空区域中；

S2：通过包封层覆盖在所述待封装芯片、所述引线框以及露出的所述载板上，且填充于所述引线框的镂空区域内，形成包封结构件，所述包封结构件包括第一表面和以及与所述第一表面相对设置的第二表面，所述待封装芯片的正面和所述引线框的第一面露出于所述第一表面；

S3：在所述包封结构件的第一表面形成再布线结构，所述再布线结构与所述待封装芯片的正面以及所述引线框的第一面均电连接；

S4：将被动件贴装于所述包封结构件的第二表面，且所述被动件与所述引线框相对所述第一面设置的第二面电连接。

可选的，沿厚度方向所述被动件的正投影位于所述引线框的正投影之内。

可选的，所述引线框的厚度等于所述待封装芯片的厚度，在步骤S4之前，还包括对所述包封结构件的第二表面进行减薄至露出所述待封装芯片的背面、以及所述引线框的第二面。

可选的，在步骤S4之前，还包括：在所述包封结构件的第二表面设置限位件；

在步骤S4中，还包括：将所述被动件对应于所述限位件贴装于所述包封结构件的第二表面。

可选的，沿厚度方向所述限位件的正投影位于所述引线框的正投影内。

本申请的第二个方面提供一种半导体封装结构，其包括：