[发明专利]一种高速线PCB线路板提升蚀刻成品率设计方法

说明书

本发明属PCB线路板蚀刻技术领域，尤其为一种高速线PCB线路板提升蚀刻成品率设计方法，包括以下步骤：S1、设计A：在成型电路板上覆盖铜层A；S2、设计B：在铜层A上预镀铅锡抗蚀层B；S3、设计C和D：设置与电路走线相适配的打印蚀刻板架C，在蚀刻板架C上设有向覆盖着的铅锡抗蚀层B两侧延伸的沿D。本发明通过设置蚀刻板架，预留向覆盖着的铅锡抗蚀层两侧延伸的沿，能够避免在线条两边形成“铜根”，使线间距变窄，同时避免沿将小部分感光膜覆盖，留下“残胶”在沿下面，将蚀刻法与雕刻法进行有益结合，从而实现完全蚀刻，极大提升了蚀刻成品率，有效控制成产成本，保证成品质量。

技术领域

本发明涉及PCB线路板蚀刻技术领域，具体为一种高速线PCB线路板提升蚀刻成品率设计方法。

背景技术

电路板从光板到显出线路图形的过程比较复杂，目前电路板（PCB）加工的典型工艺采用“图形电镀法”，即先在电路板外层需保留的铜箔部分上，也就是电路的图形部分上预镀一层铅锡抗蚀层，然后用化学方式将其余的铜箔腐蚀掉，称为蚀刻。

现有的去铜方式一般采用蚀刻法和雕刻法两种，蚀刻法是用蚀刻液将导电线路以外的铜箔去除掉的方法，雕刻法是用雕刻机将导电线路以外的铜箔去除掉的方法，前者是化学方法，较常见，后者是物理方法。电路板蚀刻法，是化学腐蚀法，是用浓硫酸腐蚀不需要的覆铜做成的电路板。雕刻法使用物理的方法，用专门的雕刻机，刀头雕刻覆铜板形成电路走线的方法。

在图形电镀法加工印制电路的工艺中，理想状态应该是：电镀后的铜和锡或铜和铅锡的厚度总和不应超过耐电镀感光膜的厚度，使电镀图形完全被膜两侧的“墙”挡住并嵌在里面。然而，现实生产中全世界的印制电路板在电镀后，镀层图形都要大大厚于感光图形。在电镀铜和铅锡的过程中，由于镀层高度超过了感光膜，便产生横向堆积的趋势，问题便由此产生。在线条.上方覆盖着的锡或铅锡抗蚀层向两侧延伸，形成了“沿”，把小部分感光膜盖在了“沿”下面锡或铅锡形成的“沿”使得在去膜时无法将感光膜彻底去除干净，留下一小部分“残胶在“沿”的下面。“残胶”或.“残膜”留在了抗蚀剂“沿”的下面，将造成不完全的蚀刻。线条在蚀刻后两，铜根使线间距变窄，造成印制板不符合甲方要求甚至可能被拒收。由于拒收便会使PCB的生产成本大大增加。现有的去铜箔方式过于单一，不能将蚀刻法与雕刻法进行有益结合，导致蚀刻成品率较低，蚀刻成本较高。

发明内容

（一）解决的技术问题

针对现有技术的不足，本发明提供了一种高速线PCB线路板提升蚀刻成品率设计方法，解决了现有的去铜箔方式过于单一，不能将蚀刻法与雕刻法进行有益结合，导致蚀刻成品率较低，蚀刻成本较高的问题。

（二）技术方案

为实现上述目的，本发明提供如下技术方案：一种高速线PCB线路板提升蚀刻成品率设计方法，包括以下步骤：

S1、设计A：在成型电路板上覆盖铜层A；

S2、设计B：在铜层A上预镀铅锡抗蚀层B；

S3、设计C和D：设置与电路走线相适配的打印蚀刻板架C，在蚀刻板架C上设有向覆盖着的铅锡抗蚀层B两侧延伸的沿D；

S4、设计E：通过化学方式将铅锡抗蚀层B和沿D外的铜箔去除，在铜层A上形成与沿D上下对应设置的侧蚀边E；

S5、除E：采用雕刻法铣除侧蚀边E。

作为本发明的一种优选技术方案，所述S3中，蚀刻板架C的制作步骤：根据PROTEL软件设计生成的PCB设计图进行二次加工，即在蚀刻板架C上设有向覆盖着的铅锡抗蚀层B两侧延伸的沿D，继而向打印设备内输入二次加工后的PCB设计图并打印出的蚀刻板架C，蚀刻板架C通过夹具夹持固定于铜层A上。

作为本发明的一种优选技术方案，所述S1中，铜层A的的厚度为0.1mm，所述S5中，采用雕刻法雕刻时走刀深度与铜层A的的厚度相适配。