[发明专利]半导体装置

说明书

一种半导体装置包括：第一存储块，其包括第一存储器串；第二存储块，其包括第二存储器串；公共源极线，其共同联接至第一存储块和第二存储块；第一位线，其联接至第一存储器串；第二位线，其联接第二存储器串；第一页缓冲器，其用于通过第一位线接入第一存储器串；以及第二页缓冲器，其用于通过第二位线接入第二存储器串。当选择第一存储块时，第一位线和第一页缓冲器彼此电连接。

技术领域

各种实施方式总体涉及电子装置，并且更具体地涉及半导体装置。

背景技术

半导体装置可以包括存储数据或输出所存储的数据的存储器装置。存储器装置可以包括在没有供电的情况下丢失数据的易失性存储器。易失性存储器的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。然而，存储器装置可以包括在没有供电的情况下保持数据的非易失性存储器。非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

存储器装置可以包括用于存储数据的存储器单元阵列；用于执行诸如编程操作、读取操作和擦除操作之类的各种操作的外围电路；以及用于控制外围电路的控制逻辑。存储器装置可以包括二维或三维地布置在基板上方的存储器单元。

发明内容

本公开的各种实施方式涉及具有改善的操作特性的半导体装置。

根据实施方式，一种半导体装置可以包括：第一存储块，其包括第一存储器串；第二存储块，其包括第二存储器串；公共源极线，其共同联接至第一存储块和第二存储块；第一位线，其联接至第一存储器串；第二位线，其联接第二存储器串；第一页缓冲器，其用于通过第一位线接入第一存储器串；以及第二页缓冲器，其用于通过第二位线接入第二存储器串。当选择第一存储块时，第一位线和第一页缓冲器彼此电连接。

根据实施方式，一种半导体装置可以包括：第一存储块，其包括第一存储器串，第一存储器串包括第一漏极选择晶体管；第二存储块，其包括第二存储器串，第二存储器串包括第二漏极选择晶体管；公共源极线，其共同联接至第一存储块和第二存储块；第一位线，其中，第一位线和第一存储器串之间的连接由第一漏极选择晶体管控制；第二位线，其中，第二位线与第二存储器串之间的连接由第二漏极选择晶体管控制；以及公共页缓冲器，其用于通过第一位线接入第一存储器串，或通过第二位线接入第二存储器串。当选择第一存储块时，公共页缓冲器通过第一位线接入第一存储器串，并且不接入第二存储器串。

根据实施方式，一种半导体装置可以包括：第一存储块，其包括第一存储器串；第二存储块，其包括第二存储器串；第一源极线，其联接至第一存储块；第二源极线，其联接至第二存储块；第一位线，其位于第一存储块和第二存储块之间并联接至第一存储器串；第二位线，其位于第一存储块和第二存储块之间并联接至第二存储器串；第一页缓冲器，其用于通过第一位线接入第一存储器串；以及第二页缓冲器，其用于通过第二位线接入第二存储器串。当选择第一存储块时，第一位线电连接至第一页缓冲器，并且第二位线与第二页缓冲器电断开。

根据实施方式，一种半导体装置可以包括：第一存储块，其包括第一存储器串，第一存储器串包括第一漏极选择晶体管；第二存储块，其包括第二存储器串，第二存储器串包括第二漏极选择晶体管；第一源极线，其联接至第一存储块；第二源极线，其联接至第二存储块；第一位线，其位于第一存储块和第二存储块之间，其中，第一位线和第一存储器串之间的连接由第一漏极选择晶体管控制；第二位线，其位于第一存储块和第二存储块之间，其中，第二位线和第二存储器串之间的连接由第二漏极选择晶体管控制；以及公共页缓冲器，其用于通过第一位线接入第一存储器串，或通过第二位线接入第二存储器串。当选择第一存储块时，公共页缓冲器通过第一位线接入第一存储器串，并且不接入第二存储器串。

附图说明

图1是例示根据本公开的实施方式的半导体装置的配置的框图。