[发明专利]半导体装置在审
申请号: | 202010883085.8 | 申请日: | 2020-08-28 |
公开(公告)号: | CN113496737A | 公开(公告)日: | 2021-10-12 |
发明(设计)人: | 李熙烈 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/24;G11C7/10 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,该半导体装置包括:
第一存储块,所述第一存储块包括第一存储器串;
第二存储块,所述第二存储块包括第二存储器串;
公共源极线,所述公共源极线共同联接至所述第一存储块和所述第二存储块;
第一位线,所述第一位线联接至所述第一存储器串;
第二位线,所述第二位线联接所述第二存储器串;
第一页缓冲器,所述第一页缓冲器用于通过所述第一位线接入所述第一存储器串;以及
第二页缓冲器,所述第二页缓冲器用于通过所述第二位线接入所述第二存储器串,
其中,当选择所述第一存储块时,所述第一位线和所述第一页缓冲器彼此电连接。
2.根据权利要求1所述的半导体装置,其中,当选择所述第一存储块时,所述第二位线和所述第二页缓冲器彼此电断开。
3.根据权利要求1所述的半导体装置,其中,当选择所述第二存储块时,所述第二位线电连接至所述第二页缓冲器,并且所述第一位线与所述第一页缓冲器电断开。
4.根据权利要求1所述的半导体装置,其中,所述第一存储器串联接在所述公共源极线与所述第一位线之间,并且所述第二存储器串联接在所述公共源极线与所述第二位线之间。
5.根据权利要求4所述的半导体装置,其中,所述第一存储器串和所述第二存储器串位于不同的水平。
6.根据权利要求1所述的半导体装置,其中,所述第一位线和所述第二位线位于不同的水平。
7.根据权利要求1所述的半导体装置,其中,所述第二存储块层叠在所述第一存储块上。
8.根据权利要求7所述的半导体装置,其中,所述公共源极线位于所述第一存储块和所述第二存储块之间。
9.一种半导体装置,该半导体装置包括:
第一存储块,所述第一存储块包括第一存储器串,所述第一存储器串包括第一漏极选择晶体管;
第二存储块,所述第二存储块包括第二存储器串,所述第二存储器串包括第二漏极选择晶体管;
公共源极线,所述公共源极线共同联接至所述第一存储块和所述第二存储块;
第一位线,其中,所述第一位线和所述第一存储器串之间的连接由所述第一漏极选择晶体管控制;
第二位线,其中,所述第二位线与所述第二存储器串之间的连接由所述第二漏极选择晶体管控制;以及
公共页缓冲器,所述公共页缓冲器用于通过所述第一位线接入所述第一存储器串或者通过所述第二位线接入所述第二存储器串,
其中,当选择所述第一存储块时,所述公共页缓冲器通过所述第一位线接入所述第一存储器串,并且不接入所述第二存储器串。
10.根据权利要求9所述的半导体装置,其中,当选择所述第二存储块时,所述公共页缓冲器通过所述第二位线接入所述第二存储器串。
11.根据权利要求9所述的半导体装置,该半导体装置还包括:
第一开关,所述第一开关用于控制所述第一位线和所述公共页缓冲器之间的连接;以及
第二开关,所述第二开关用于控制所述第二位线和所述公共页缓冲器之间的连接。
12.根据权利要求11所述的半导体装置,其中,当选择所述第一存储块时,所述第一开关接通并且所述第二开关关断。
13.根据权利要求11所述的半导体装置,其中,当选择所述第二存储块时,所述第一开关关断并且所述第二开关导通。
14.根据权利要求9所述的半导体装置,其中,当选择所述第一存储块时,所述第一漏极选择晶体管导通,并且所述第二漏极选择晶体管截止。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010883085.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器系统及其操作方法
- 下一篇:半导体存储装置