[发明专利]I2C总线的时钟频率自适应调整方法、主设备及设备系统

说明书

本申请实施例提供一种I2C总线的时钟频率自适应调整方法、主设备及设备系统，其中方法包括：确定SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值；比对当前时钟周期值与预设的时钟周期理想值的差值；根据所述差值，更新高电平计数阈值和低电平计数阈值，以使SCL的下一次时钟周期值趋于时钟周期理想值；其中，所述高电平计数阈值用于产生高电平时钟使能信号，所述高电平时钟使能信号用于触发SCL的电平状态调整为低电平，所述低电平计数阈值用于产生低电平时钟使能信号，所述低电平时钟使能信号用于触发SCL的电平状态调整为高电平。本申请实施例可使得I2C总线的时钟频率自适应调整为理想状态，保持SCL具有恒定的占空比和时钟频率。

技术领域

本申请实施例涉及设备通讯技术领域，具体涉及一种I2C总线的时钟频率自适应调整方法、主设备及设备系统。

背景技术

I2C(Inter－Integrated Circuit，互连集成电路)总线是一种双向二线制串行总线，其主要包括一条用于传输时钟信号的SCL(Serial Clock Line，串行时钟线)和一条用于在设备之间传输数据的SDA(Serial Data Line，串行数据线)，连接于I2C总线上的设备只需要通过该两条线即可有效实现数据传输，因此I2C总线广泛应用于设备间通讯的场景。

I2C总线允许连接多个设备，该多个设备中获得I2C总线控制权的设备可称为主设备，被主设备访问的其他设备可称为从设备；在主设备和从设备利用I2C总线进行数据传输的过程中，主设备可通过控制I2C总线上SCL的时钟，以控制主设备和从设备在SDA上传输数据，如果I2C总线的时钟频率处于理想状态，则SCL可保持恒定的占空比和时钟频率，这能够保障I2C总线进行可靠稳定的数据传输；因此，如何控制I2C总线的时钟频率处于理想状态，一直是本领域技术人员研究的问题。

发明内容

有鉴于此，本申请实施例提供一种I2C总线的时钟频率自适应调整方法、主设备及设备系统，以使得I2C总线的时钟频率自适应调整为理想状态，保持SCL具有恒定的占空比和时钟频率。

为实现上述目的，本申请实施例提供如下技术方案：

一种I2C总线的时钟频率自适应调整方法，包括：

确定SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值；

比对当前时钟周期值与预设的时钟周期理想值的差值；

根据所述差值，更新高电平计数阈值和低电平计数阈值，以使SCL的下一次时钟周期值趋于所述时钟周期理想值；其中，所述高电平计数阈值用于产生高电平时钟使能信号，所述高电平时钟使能信号用于触发SCL的电平状态调整为低电平，所述低电平计数阈值用于产生低电平时钟使能信号，所述低电平时钟使能信号用于触发SCL的电平状态调整为高电平。

本申请实施例还提供一种主设备，包括：数字逻辑电路；所述数字逻辑电路包括时钟产生电路，频率检测电路，记录低电平计数阈值的第一寄存器和记录高电平计数阈值的第二寄存器；

所述频率检测电路被配置为：确定SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值；比对当前时钟周期值与预设的时钟周期理想值的差值；将所述差值传输给时钟产生电路；

所述时钟产生电路被配置为：根据所述差值，更新第二寄存器记录的高电平计数阈值和第一寄存器记录的低电平计数阈值，以使SCL的下一次时钟周期值趋于所述时钟周期理想值；其中，所述高电平计数阈值用于产生高电平时钟使能信号，所述高电平时钟使能信号用于触发SCL的电平状态调整为低电平，所述低电平计数阈值用于产生低电平时钟使能信号，所述低电平时钟使能信号用于触发SCL的电平状态调整为高电平。

本申请实施例还提供一种设备系统，包括：I2C总线，连接I2C总线的从设备和如上述所述的主设备。