[发明专利]I2C总线的时钟频率自适应调整方法、主设备及设备系统

权利要求书

1.一种I2C总线的时钟频率自适应调整方法，其特征在于，包括：

确定串行时钟线SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值；

比对当前时钟周期值与预设的时钟周期理想值的差值；

根据所述差值，更新高电平计数阈值和低电平计数阈值，以使SCL的下一次时钟周期值趋于所述时钟周期理想值；其中，所述高电平计数阈值用于产生高电平时钟使能信号，所述高电平时钟使能信号用于触发SCL的电平状态调整为低电平，所述低电平计数阈值用于产生低电平时钟使能信号，所述低电平时钟使能信号用于触发SCL的电平状态调整为高电平。

2.根据权利要求1所述的I2C总线的时钟频率自适应调整方法，其特征在于，所述确定串行时钟线SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值包括：

以高频时钟为基准，对SCL跳变的高电平时钟数字信号和低电平时钟数字信号进行计数；确定计数中SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值。

3.根据权利要求1所述的I2C总线的时钟频率自适应调整方法，其特征在于，所述根据所述差值，更新高电平计数阈值和低电平计数阈值包括：

根据所述差值以及高频时钟的周期确定更新值；

根据所述更新值，更新所述高电平计数阈值和所述低电平计数阈值。

4.根据权利要求3所述的时钟频率自适应调整方法，其特征在于，所述比对当前时钟周期值与预设的时钟周期理想值的差值包括：

将当前时钟周期值减去时钟周期理想值，得到所述差值。

5.根据权利要求4所述的时钟频率自适应调整方法，其特征在于，所述根据所述更新值，更新所述高电平计数阈值和所述低电平计数阈值包括：

如果所述差值为正值，根据所述差值，减少所述高电平计数阈值和所述低电平计数阈值的数值，以使所述高电平计数阈值和所述低电平计数阈值减少的总数值等于所述差值；

如果所述差值为负值，根据所述差值，增加所述高电平计数阈值和所述低电平计数阈值的数值，以使得所述高电平计数阈值和所述低电平计数阈值增加的总数值等于所述差值。

6.根据权利要求3所述的时钟频率自适应调整方法，其特征在于，所述根据所述差值以及高频时钟的周期确定更新值包括：

将所述差值除以高频时钟的周期，得到所述更新值。

7.根据权利要求1-6任一项所述的时钟频率自适应调整方法，其特征在于，在根据所述差值，更新高电平计数阈值和低电平计数阈值之前，还包括：

判断所述差值是否大于差值阈值，若是，进入执行所述根据所述差值，更新高电平计数阈值和低电平计数阈值的步骤，若否，取消执行所述根据所述差值，更新高电平计数阈值和低电平计数阈值的步骤。

8.一种主设备，其特征在于，包括：数字逻辑电路；所述数字逻辑电路包括时钟产生电路，频率检测电路，记录低电平计数阈值的第一寄存器和记录高电平计数阈值的第二寄存器；

所述频率检测电路被配置为：确定串行时钟线SCL相邻两次跳变至高电平时钟数字信号的间隔时间，得到SCL的当前时钟周期值；比对当前时钟周期值与预设的时钟周期理想值的差值；将所述差值传输给时钟产生电路；

所述时钟产生电路被配置为：根据所述差值，更新第二寄存器记录的高电平计数阈值和第一寄存器记录的低电平计数阈值，以使SCL的下一次时钟周期值趋于所述时钟周期理想值；其中，所述高电平计数阈值用于产生高电平时钟使能信号，所述高电平时钟使能信号用于触发SCL的电平状态调整为低电平，所述低电平计数阈值用于产生低电平时钟使能信号，所述低电平时钟使能信号用于触发SCL的电平状态调整为高电平。