[发明专利]防闩锁高密度元胞功率半导体器件结构及其制造方法

权利要求书

1.一种防闩锁高密度元胞功率半导体器件结构，它包括漏极金属（1）、位于漏极金属（1）上方的第一导电类型衬底（2）及位于第一导电类型衬底（2）上方的第一导电类型外延层（3），在第一导电类型外延层（3）的上表面设置第二导电类型体区（8），在第二导电类型体区（8）的上表面设置互相平行的沟槽（4），所述沟槽（4）穿透第二导电类型体区（8）进入第一导电类型外延层（3）内，在沟槽（4）的侧壁以及底面设有栅氧层（5），在栅氧层（5）内设有栅极导电多晶硅（6），在栅氧层（5）与栅极导电多晶硅（6）的上方设有绝缘介质层（7）；

其特征是：在对应于相邻沟槽（4）之间的第二导电类型体区（8）的上表面两侧设有第一导电类型源区（9）并在位于第一导电类型源区（9）之间的第二导电类型体区（8）的上表面设有呈整体状的第二导电类型阱区（10），在绝缘介质层（7）、第一导电类型源区（9）与第二导电类型阱区（10）的上表面设有源极金属（11），源极金属（11）与第一导电类型源区（9）、第二导电类型阱区（10）以及绝缘介质层（7）接触。

2.一种防闩锁高密度元胞功率半导体器件结构，它包括漏极金属（1）、位于漏极金属（1）上方的第一导电类型衬底（2）及位于第一导电类型衬底（2）上方的第一导电类型外延层（3），在第一导电类型外延层（3）的上表面设置第二导电类型体区（8），在第二导电类型体区（8）的上表面设置互相平行的沟槽（4），所述沟槽（4）穿透第二导电类型体区（8）进入第一导电类型外延层（3）内，在沟槽（4）的侧壁以及底面设有栅氧层（5），在栅氧层（5）内设有栅极导电多晶硅（6），在栅氧层（5）与栅极导电多晶硅（6）的上方设有绝缘介质层（7）；

其特征是：在对应于相邻沟槽（4）之间的第二导电类型体区（8）的上表面两侧设有第一导电类型源区（9）并在位于第一导电类型源区（9）之间的第二导电类型体区（8）内设有呈间隔块状设置的第二导电类型阱区（10），第二导电类型阱区（10）的侧面与第一导电类型源区（9）的侧面相接，在绝缘介质层（7）、第二导电类型体区（8）、第一导电类型源区（9）与第二导电类型阱区（10）的上方设有源极金属（11），源极金属（11）与绝缘介质层（7）、第二导电类型体区（8）、第一导电类型源区（9）以及第二导电类型阱区（10）接触。

3.根据权利要求1或2所述的防闩锁高密度元胞功率半导体器件结构，其特征是：所述第一导电类型源区（9）的上表面与第二导电类型阱区（10）的上表面平齐，第一导电类型源区（9）的下表面位于栅极导电多晶硅（6）的上表面的下方，重掺杂第二导电类型阱区（10）的下表面位于第一导电类型源区（9）的下表面的上方。

4.根据权利要求1或2所述的防闩锁高密度元胞功率半导体器件结构，其特征是：所述第二导电类型阱区（10）的杂质掺杂浓度低于第一导电类型源区（9）的杂质掺杂浓度。

5.根据权利要求1或2所述的防闩锁高密度元胞功率半导体器件结构，其特征是：对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

6.根据权利要求1所述的防闩锁高密度元胞功率半导体器件结构，其特征是：所述绝缘介质层（7）的上表面位于第二导电类型体区（8）的上表面下方或与第二导电类型体区（8）的上表面齐平。

7.根据权利要求1所述的防闩锁高密度元胞功率半导体器件结构，其特征是：所述栅极导电多晶硅（6）的上表面位于第二导电类型体区（8）的上表面下方0.1微米至1微米处；所述绝缘介质层（7）的上表面位于第二导电类型体区（8）的上表面下方0.1微米至0.95微米处。

8.根据权利要求2所述的防闩锁高密度元胞功率半导体器件结构，其特征是：在位于相邻沟槽（4）之间的第二导电类型体区（8）内的相邻第二导电类型阱区（10）的中心间距为0.1微米至100微米。