[发明专利]输出电路

权利要求书

1.一种输出电路，具备：

第1电源线；

第2电源线；

第3电源线；

焊垫；

第1晶体管，第1端连接于所述第1电源线，第2端连接于所述焊垫；

第2晶体管，第1端连接于所述第2电源线，第2端连接于所述焊垫；以及

第1电路，连接于所述第3电源线及所述第1晶体管的栅极的每一个；且

对所述第1电源线施加第1电压，

对所述第2电源线施加低于所述第1电压的第2电压，

对所述第3电源线施加与所述第1电压及所述第2电压均不同的第3电压，

在第1种情况下，所述第1电路对所述第1晶体管的所述栅极施加第4电压，

在第2种情况下，所述第1电路使所述第3电源线与所述第1晶体管的所述栅极为非电连接。

2.根据权利要求1所述的输出电路，其中

所述第3电压及所述第4电压的每一个高于所述第1电压。

3.根据权利要求2所述的输出电路，还具备：

第3晶体管，第1端连接于所述第1电源线；

第4晶体管，第1端连接于所述第1晶体管的所述栅极，第2端连接于所述第3晶体管的第2端；及

第5晶体管，第1端连接于所述第2电源线，第2端连接于所述第1晶体管的所述栅极，栅极连接于所述第3晶体管的栅极；且

在所述第1种情况下，对所述第4晶体管的栅极施加所述第2电压，

在所述第2种情况下，对所述第4晶体管的所述栅极施加高于所述第1电压的第5电压。

4.根据权利要求3所述的输出电路，其中

所述第1电路包含

第1端连接于所述第3电源线且第2端连接于所述第1晶体管的所述栅极的第6晶体管。

5.根据权利要求4所述的输出电路，其中

所述第4电压及所述第5电压的每一个与所述第3电压相等，且

在所述第1种情况下，对所述第6晶体管的栅极施加所述第3电压。

6.根据权利要求3所述的输出电路，其中

所述第1电路包含

串联连接于所述第3电源线与所述第2电源线之间的第7晶体管、第1电阻及第1电流源，且

在所述第1种情况下，所述第7晶体管成为接通状态，所述第1电流源供给第1电流，

在所述第2种情况下，所述第7晶体管成为断开状态，所述第1电流源不供给所述第1电流。

7.根据权利要求1所述的输出电路，其中

所述第4电压低于所述第1电压，且高于所述第2电压，

所述第1晶体管在所述第1种情况下使所述第1电源线与所述焊垫为非电连接。

8.根据权利要求7所述的输出电路，其中

所述第1电路包含

第1端连接于所述第3电源线且第2端连接于所述第1晶体管的所述栅极的第6晶体管。

9.根据权利要求7所述的输出电路，其中

所述第1电路包含

串联连接于所述第3电源线与所述第2电源线之间的第7晶体管、第1电阻及第1电流源，且

在所述第1种情况下，所述第7晶体管成为接通状态，所述第1电流源供给第1电流，

在所述第2种情况下，所述第7晶体管成为断开状态，所述第1电流源不供给电流。

10.根据权利要求1所述的输出电路，还具备：

第2电阻，连接于所述第1晶体管的所述第2端与所述焊垫之间；及

第3电阻，连接于所述第2晶体管的所述第2端与所述焊垫之间。