[发明专利]封装件及其形成方法在审
| 申请号: | 202010868186.8 | 申请日: | 2020-08-26 |
| 公开(公告)号: | CN112436001A | 公开(公告)日: | 2021-03-02 |
| 发明(设计)人: | 余振华;潘国龙;郑淑蓉;赖季晖;郭庭豪;蔡豪益;刘重希 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L25/16 | 分类号: | H01L25/16;H01L21/98 |
| 代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 封装 及其 形成 方法 | ||
一种封装件包括:封装衬底;中介层,位于封装衬底上方并且接合至封装衬底;第一晶圆,位于中介层上方并且接合至中介层;以及第二晶圆,位于第一晶圆上方并且接合至第一晶圆。第一晶圆中具有独立的无源器件管芯。第二晶圆中具有有源器件管芯。本发明的实施例还涉及封装件的形成方法。
技术领域
本发明的实施例涉及封装件及其形成方法。
背景技术
集成电路的封装件变得越来越复杂,更多的器件管芯封装在同一封装件中以形成具有更多功能的系统。封装件中经常使用独立的无源器件(IPD),它们是分立器件。
在用于形成封装件的常规方法中,将IPD接合至封装衬底。然而,这导致IPD与访问IPD的相应计算管芯之间的路径较长。而且,存储器管芯也接合至封装衬底。这也导致存储器管芯与计算管芯之间的路径较长,并且降低计算性能。
发明内容
本发明的实施例提供了一种封装件,包括:封装衬底;中介层,位于所述封装衬底上方并且接合至所述封装衬底;第一晶圆,位于所述中介层上方并且接合至所述中介层,其中,所述第一晶圆中包括独立的无源器件管芯;以及第二晶圆,位于所述第一晶圆上方并且接合至所述第一晶圆,其中,所述第二晶圆中包括有源器件管芯。
本发明的另一实施例提供了一种封装件,包括:多个独立的无源器件管芯,形成第一阵列,其中,所述多个独立的无源器件管芯中包括衬底通孔;多个有源器件管芯,形成第二阵列,其中,所述多个有源器件管芯与所述多个独立的无源器件管芯重叠并且接合至所述多个独立的无源器件管芯;封装衬底,位于所述多个独立的无源器件管芯下面;以及多个电源模块,与所述多个独立的无源器件管芯和所述多个有源器件管芯重叠,其中,所述多个电源模块电连接至所述多个独立的无源器件管芯和所述多个有源器件管芯。
本发明的又一实施例提供了一种形成封装件的方法,包括:将中介层与第一封装件接合,其中,所述第一封装件包括:晶圆,所述晶圆中包括多个器件管芯,其中,所述多个器件管芯中的半导体衬底连续地连接为集成衬底;和多个无源器件管芯,与所述晶圆接合,其中,所述多个无源器件管芯接合在所述中介层与所述晶圆之间;将所述中介层接合至所述封装衬底;以及将电源模块接合至所述封装衬底,其中,所述电源模块位于所述封装衬底的与所述中介层相对的一侧上。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该强调,根据工业中的标准实践,各个部件未按比例绘制并且仅用于说明的目的。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1至图3、图4A、图4B、图5至图10、图11A和图11B示出了根据一些实施例的形成封装件的中间阶段的截面图、顶视图和立体图。
图12A和图12B分别示出了根据一些实施例的封装件的立体图和平面图。
图13A、图13B、图14A、图14B、图15至图19、图20A和图20B示出了根据一些实施例的形成封装件的中间阶段的截面图、顶视图和立体图。
图21A、图21B、图21C、图21D、图21E和图21F示出了根据一些实施例的中介层。
图22至图24示出了根据一些实施例的在使用各向异性导电膜作为中介层时的中间阶段的截面图。
图25示出了根据一些实施例的用于形成封装件的工艺流程。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010868186.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:信息提供装置、信息提供方法及存储介质
- 下一篇:用于实心层压加强板的层片堆叠
- 同类专利
- 专利分类





