[发明专利]一种半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法。上述制造方法包括：提供形成有多个堆叠栅极的衬底，堆叠栅极的上方依次形成有氮化硅掩膜层和氧化硅掩膜层；沉积覆盖衬底、堆叠栅极及其上方掩膜层的含碳的第一氧化硅薄层；沉积非含碳的第二氧化硅层以填满多个堆叠栅极之间的间隙；以氮化硅掩膜层为停止层平坦化第一氧化硅薄层和第二氧化硅层以去除堆叠栅极上方的氧化硅掩膜层以及去除第二氧化硅层，保留堆叠栅极侧壁的第一氧化硅薄层为第一侧墙。本发明还提供了根据上述制造方法所形成的半导体器件。根据本发明所提供的半导体器件及其制造方法，能够通过简单的工艺流程去除堆叠栅极上方的氧化硅掩膜层，并通过形成含碳氧化硅材质的侧墙提高器件的性能。

技术领域

本发明涉及半导体器件及其制造领域，尤其设计一种自对准双重图形工艺中的栅极刻蚀工艺。

背景技术

随着半导体技术的发展，尤其是在进入24nm节点及以下工艺，自对准双重图形(SADP，self-alignment double pattern)工艺越来越多的被使用。尤其是栅极刻蚀工艺。以闪存产品为例，由于该刻蚀过程前存储区域的选择栅极和外围区域的外围栅极具有不同于存储区域中控制栅极的膜层结构，因此在栅极刻蚀过程后上方剩余的氧化硅掩模层存在厚度差异。选择栅极和外围栅极上方的氧化硅掩模层厚度明显厚于控制栅极上方的氧化硅掩模层厚度。这种氧化硅掩模层厚度的差异会减小后续工艺的工艺窗口，例如后续的层间介质层刻蚀、栅极切断刻蚀等工艺。

在目前的工艺中，为解决这一问题，需要新引入气相湿法刻蚀工艺。在栅极刻蚀工艺之后，将剩余氧化硅掩模层完全去除，进而消除氧化硅掩模层的厚度差异。继而，进行侧墙膜层的沉积和刻蚀。图1A-图1D示出了现有工艺中为了解决上述问题所采用的具体工艺流程。

如图1A所示出的，在经过栅极刻蚀工艺之后，形成有不同膜层结构的栅极。包括存储区域A中作为存储晶体管的第一堆叠栅极210和作为选择晶体管的第二堆叠栅极220，以及外围区域B中作为外围器件的第三堆叠栅极230。以第一堆叠栅极210为例，其膜层结构从上往下依次为控制栅膜层213，层间介质层212和浮栅膜层211。可以理解的是，第二堆叠栅极220、第三堆叠栅极230的膜层结构从上往下同样依次为控制栅膜层，层间介质层和浮栅膜层。其中的控制栅和浮栅膜层可以是多晶硅，层间介质层通常为氧化硅-氮化硅-氧化硅层，即ONO层。

从图1A中可以看出，第一堆叠栅极210、第二堆叠栅极220和第三堆叠栅极230具有相同的高度。第一堆叠栅极210的宽度小于第二堆叠栅极220、第三堆叠栅极230的宽度。

各个堆叠栅极的上方还依次形成有氮化硅掩模层和氧化硅掩膜层。第一堆叠栅极210、第二堆叠栅极220和第三堆叠栅极230上方的氮化硅掩膜层311、氮化硅掩膜层321、氮化硅掩膜层331具有相同的厚度。

然而，在第一堆叠栅极210上方剩余的氧化硅掩膜层312的厚度小于第二堆叠栅极220上方剩余的氧化硅掩模层322、第三堆叠栅极230上方剩余的氧化硅掩膜层332的厚度。

在形成不同栅极结构后，为了消除氧化硅掩膜层312、322、332之间的厚度差异，需要进行气相湿法刻蚀工艺，以将各个栅极上方的氧化硅掩模层完全移除掉，如图1B所示。

随后，如图1C所示，进行侧墙膜层的沉积。具体地，包括依次沉积氧化硅材质的第一侧墙490和氮化硅材质的第二侧墙690。其中氮化硅层将存储晶体管的第一堆叠栅极210之间的间隙完全填充。最后，如图1D所示出的，进行侧墙的刻蚀，以刻蚀去除氧化硅层上方的氮化硅层，保留侧壁的氮化硅层为第二侧墙690。

在如图1B所示出的将各个堆叠栅极上方的氧化硅掩膜层去除的步骤中，由于考虑到层间介质层212中也采用了氧化硅材质，为了不在此步骤中，将层间介质层中的氧化硅材质误刻蚀，湿法刻蚀工艺仅能采用气相湿法刻蚀，因此需要采用新型的机台。而这必然会带来制造成本的增加。