[发明专利]半导体封装

说明书

可以提供一种半导体封装，其包括：封装基板；在封装基板的顶表面上的半导体芯片；在封装基板与半导体芯片之间的连接端子，该连接端子将封装基板连接到半导体芯片；在封装基板与半导体芯片之间的非导电膜(NCF)，NCF包围连接端子并将半导体芯片接合到封装基板；以及侧包封材料，覆盖半导体芯片的侧表面、接触封装基板并包括在半导体芯片的底表面与封装基板的顶表面之间的第一部分。NCF的至少一部分包括当从上方观察时从半导体芯片水平突出的第二部分，并且侧包封材料的一部分与半导体芯片的底表面接触。

技术领域

本发明构思涉及半导体封装。更具体地，本发明构思涉及使用利用非导电膜(NCF)的热压工艺制造的半导体封装。

背景技术

随着技术、材料和制造工艺的发展，计算力和无线通信能力已迅速进展了几十年。因此，已经实现了高度集成的高性能晶体管，并且根据摩尔定律，集成程度约每18个月翻了一番。实现具有功率效率的更小且更轻的系统是半导体工业的持续目标。当现有工艺似乎达到经济和/或物理极限时，提出了三维(3D)集成封装作为有效的解决方案。

3D集成器件从1980年推出的互补金属氧化物半导体(CMOS)器件开始发展，并且已经通过往后约30年的不断研究和开发取得了进步。3D集成技术包括例如逻辑电路和存储电路的集成、传感器封装以及微机电系统(MEMS)和CMOS的异质集成。3D集成技术可以实现减小的形状参数(form factor)、更高的可靠性、更低的功耗和/或相对低的制造成本。

发明内容

本发明构思提供了具有提高的可靠性的半导体封装和/或制造该半导体封装的方法。

本发明构思不限于以上所述，并且将由以下描述被本领域技术人员清楚地理解。

根据本发明构思的一示例实施方式，一种半导体封装包括：封装基板；在封装基板的顶表面上的半导体芯片；在封装基板与半导体芯片之间的连接端子，连接端子将封装基板连接到半导体芯片；在封装基板与半导体芯片之间的非导电膜(NCF)，NCF围绕连接端子并将半导体芯片接合到封装基板；以及侧包封材料，覆盖封装基板的侧表面、接触封装基板并且包括在半导体芯片的底表面与封装基板的顶表面之间的第一部分。NCF的至少一部分包括当从上方观察时从半导体芯片水平突出的第二部分，并且侧包封材料的一部分与半导体芯片的底表面接触。

根据本发明构思的一示例实施方式，一种半导体封装包括：印刷电路板，包括基板基底、在基板基底的顶表面上的第一焊盘、覆盖基板基底的顶表面并暴露第一焊盘的至少一部分的第一阻焊层、在基板基底的底表面上的第二焊盘以及覆盖基板基底的底表面并暴露第二焊盘的至少一部分的第二阻焊层；在印刷电路板的顶表面上的半导体芯片，半导体芯片具有从顶视图看的四边形形状；在印刷电路板与半导体芯片之间的连接端子，连接端子包括接触第一焊盘的第一凸块下金属化(UBM)层和接触第一UBM层的第一焊料；外部连接端子，包括接触第二焊盘的第二UBM层和接触第二UBM层的第二焊料，外部连接端子大于连接端子；NCF，在印刷电路板与半导体芯片之间的空间的仅一部分中，NCF围绕连接端子并将印刷电路板接合到半导体芯片；以及侧包封材料，在半导体芯片的底表面与印刷电路板的顶表面之间，侧包封材料覆盖半导体芯片的侧表面并接触印刷电路板。

根据本发明构思的一示例实施方式，一种半导体封装包括：封装基板；在封装基板的顶表面上的半导体芯片；NCF，在封装基板与半导体芯片的底表面之间的空间的仅一部分中，NCF具有比半导体芯片大的水平面积；以及沿着半导体芯片的侧表面的侧包封材料，侧包封材料覆盖半导体芯片的侧表面并且接触封装基板的顶表面和半导体芯片的底表面。

附图说明

本发明构思的一些示例实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：

图1A是根据一示例实施方式的半导体封装的示意性布局图；

图1B是沿图1A中的线IB-IB'截取的剖视图；

图1C是图1B中的区域IC的放大视图；