[发明专利]一种基于FPGA的高速网络数据传输系统及方法

说明书

本发明公开了一种基于FPGA的高速网络数据传输系统及方法，本发明的系统包括上位机、PCIe交换机、网络交换机和至少两个安装于PCIe交换机的FPGA计算板卡，本发明的方法中，上位机将运算数据发送给报文发送FPGA计算板卡，报文发送FPGA计算板卡将数据处理后按照连接号发送至报文接收FPGA计算板卡，若计算未完成，报文接收FPGA计算板卡作为下一报文发送FPGA计算板卡将数据处理后发送至下一报文接收FPGA计算板卡直到计算完成并将计算结果返回上位机，本发明实现了上位机与FPGA计算板卡之间的数据传输以及FPGA计算板卡之间的数据转发，利用FPGA的带宽实现高速网络数据传输。

技术领域

本发明涉及计算机网络技术，尤其涉及一种基于FPGA的高速网络数据传输系统及方法。

背景技术

伴随大数据的快速发展，数据运算规模也在快速膨胀，对现有的运算处理设备带来极大挑战。一种方式升级现有设备的运算能力，还有一种方式就是协同运算，将运算分解成小的运算单元，然后放在不同运算设备上进行处理。由于计算任务是灵活多变的，而ASIC（专用集成电路）研发成本高、周期长。花费大量的时间大规模部署了一批某种神经网络的加速卡，很快就会出现另一种更高效的神经网络，再次更换ASIC的加速卡会消耗更多的成本。而FPGA具有卓越的性能和灵活性。FPGA比CPU甚至GPU能效高，因为CPU、GPU都属于冯诺依曼结构，指令译码执行、共享内存，而FPGA本质上是无指令、无需共享内存的体系结构。最主要的是FPGA只需要几百毫秒就可以更新逻辑功能，不需要更换硬件，节省更多的成本。对通信密集型任务，FPGA相比CPU、GPU的优势就更大了。从吞吐量上讲，FPGA上的收发器可以直接接上40Gbps甚至100Gbps的网线，以线速处理任意大小的数据包；而CPU需要从网卡把数据包收上来才能处理，很多网卡是不能线速处理64字节的小数据包的。尽管可以通过插多块网卡来达到高性能，但CPU和主板支持的PCIe插槽数量往往有限，而且网卡、交换机本身也价格不菲。从延迟上讲，网卡把数据包收到CPU，CPU再发给网卡，即使使用DPDK（数据平面开发套件）这样高性能的数据包处理框架，延迟也有4~5微秒。更严重的问题是，通用CPU的延迟不够稳定。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种基于FPGA的高速网络数据传输系统及方法，减少上位机对FPGA计算板卡的干预，实现FPGA计算板卡之间的直接数据传输，不需要通过PCIe将数据加载到内存处理后再把数据传输到下一个FPGA计算板卡，进而降低FPGA计算板卡之间的数据传输延时。

为解决上述技术问题，本发明提出的技术方案为：

一种基于FPGA的高速网络数据传输系统，其特征在于，包括上位机、PCIe交换机、网络交换机和至少两张安装于PCIe交换机的FPGA计算板卡，所述上位机通过PCIe交换机连接每张FPGA计算板卡，所述FPGA计算板卡之间通过网络交换机互相连接，所述FPGA计算板卡包括互相连接的网络接口模块和核心计算模块，所述网络接口模块包括介质访问控制单元、包解析单元、包编辑单元、会话单元和缓存单元，所述网络交换机、介质访问控制单元、会话单元、缓存单元、核心计算模块和上位机依次双向连接，所述包解析单元设置于网络交换机到上位机的数据传输方向上介质访问控制单元的输出端和会话单元的输入端之间，所述包编辑单元设置于上位机到网络交换机的数据传输方向上介质访问控制单元的输入端和会话单元的输出端之间，其中：

介质访问控制单元用于将所接收的报文或数据包互相转换后进行传输；

包解析单元用于提取报文中的描述符信息，同时对报文的合法性进行检查；

包编辑单元用于将描述符信息以及负载编辑成合法的报文；

会话单元用于发起建立连接或撤销连接请求，同时按照TCP/IP协议完成报文应答响应，并获取缓存单元请求发送的负载后进行发送；还用于针对收到的报文按照TCP/IP协议建立连接或撤销连接，并将报文承载的负载发给缓存单元；