[发明专利]一种基于FPGA的高速网络数据传输系统及方法有效
| 申请号: | 202010853885.5 | 申请日: | 2020-08-24 |
| 公开(公告)号: | CN111740847B | 公开(公告)日: | 2020-12-11 |
| 发明(设计)人: | 王自伟;王志奇;胡啸东;徐亚东;朱峰;李振斌 | 申请(专利权)人: | 常州楠菲微电子有限公司 |
| 主分类号: | H04L12/02 | 分类号: | H04L12/02;H04L12/861;H04L29/06;H04L29/08 |
| 代理公司: | 湖南兆弘专利事务所(普通合伙) 43008 | 代理人: | 刘畅舟 |
| 地址: | 213000 江苏省常州市武进*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 基于 fpga 高速 网络 数据传输 系统 方法 | ||
1.一种基于FPGA的高速网络数据传输方法,应用于基于FPGA的高速网络数据传输系统,所述基于FPGA的高速网络数据传输系统包括上位机(1)、PCIe交换机(2)、网络交换机(3)和至少两张安装于PCIe交换机(2)的FPGA计算板卡(4),所述上位机(1)通过PCIe交换机(2)连接每张FPGA计算板卡(4),所述FPGA计算板卡(4)之间通过网络交换机(3)互相连接,所述FPGA计算板卡(4)包括互相连接的网络接口模块和核心计算模块,所述网络接口模块包括介质访问控制单元、包解析单元、包编辑单元、会话单元和缓存单元,所述网络交换机(3)、介质访问控制单元、会话单元、缓存单元、核心计算模块和上位机(1)依次双向连接,所述包解析单元设置于网络交换机(3)到上位机(1)的数据传输方向上介质访问控制单元的输出端和会话单元的输入端之间,所述包编辑单元设置于上位机(1)到网络交换机(3)的数据传输方向上介质访问控制单元的输入端和会话单元的输出端之间,其特征在于,包括以下步骤:
步骤1)各FPGA计算板卡(4)分别上电就绪;
步骤2)上位机(1)重启并识别各FPGA计算板卡(4);
步骤3)上位机(1)分别配置各FPGA计算板卡(4)的网络接口参数;
步骤4)各FPGA计算板卡(4)两两之间建立连接并生成连接号,分别将每一对FPGA计算板卡(4)的连接号发送到上位机(1);
步骤5)上位机(1)根据连接号配置各FPGA计算板卡(4)之间的数据传输方向;
步骤6)上位机(1)在各FPGA计算板卡(4)中选取报文发送FPGA计算板卡并将运算数据发送给报文发送FPGA计算板卡的核心计算模块;
步骤7)报文发送FPGA计算板卡中,核心计算模块将运算结果以及对应的连接号发送给缓存单元,缓存单元将运算结果存入缓存空间并向会话单元发送数据发送请求;
步骤8)报文发送FPGA计算板卡中,会话单元收到数据发送请求,返回应答,然后缓存单元将运算结果和连接号发送给会话单元,会话单元根据连接号在会话单元的查找表里查找报文头信息,然后将运算结果作为负载并将报文头信息和负载发送给包编辑单元;
步骤9)报文发送FPGA计算板卡中,包编辑单元收到报文头信息和负载后按照TCP/IP协议将报文头信息和负载编辑成完整的报文,并将报文发送给介质访问控制单元;
步骤10)报文发送FPGA计算板卡中,介质访问控制单元收到报文后,将报文缓存并按照IEEE802.3规范封装为数据包,然后将数据包发送到网络交换机(3),同时启动计时器,如果超过预设时间后没有收到报文接收FPGA计算板卡发送的数据报文应答报文,则返回步骤8)开始重复发送此次发送的数据报文,直到收到报文接收FPGA计算板卡发送的数据报文应答报文;
步骤11)网络交换机(3)根据报文头信息将收到的数据包转发到报文接收FPGA计算板卡;
步骤12)报文接收FPGA计算板卡中,介质访问控制单元将收到的符合IEEE802.3规范的数据流中的数据包解析成完整报文,并将报文发送给包解析单元;
步骤13)报文接收FPGA计算板卡中,包解析单元收到报文后,首先对报文进行合法性检查,然后提取报文头信息和负载并发送给会话单元;
步骤14)报文接收FPGA计算板卡中,会话单元收到报文头信息后,根据报文头信息判断此报文是否为错误报文且是否为发送到本设备的报文,如果报文为错误报文或不是发送到本设备的报文就丢弃此报文并返回步骤12),如果报文不为错误报文且为发送到本设备的报文,就根据收到的报文头信息在会话单元的查找表里查找连接号,然后把连接号和收到的负载发送给缓存单元,同时发送数据报文应答报文给报文发送FPGA计算板卡;
步骤15)报文接收FPGA计算板卡中,缓存单元将收到的负载存入缓存空间,并向核心计算模块发送数据发送请求,收到核心计算模块的响应后,将负载从缓存中取出并和连接号一同发送给核心计算模块;
步骤16)报文接收FPGA计算板卡中,核心计算模块收到负载后进行运算得到运算结果,根据收到的连接号和上位机(1)的配置判断是否需要将计算结果发送给其他FPGA计算板卡进一步计算,是则当前报文接收FPGA计算板卡作为报文发送FPGA计算板卡并返回步骤7),否则向上位机(1)发送运算结果和运算完成通知并进入步骤17);
步骤17)上位机(1)收到运算结果和运算完成通知后,向每一对FPGA计算板卡发送撤销连接通知。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于常州楠菲微电子有限公司,未经常州楠菲微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010853885.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种5G通讯产品的老化设备
- 下一篇:内绝缘封装结构及其工艺方法





