[发明专利]共集成的垂直构造的电容性元件以及制造过程

说明书

在此公开了共集成的垂直构造的电容性元件以及制造过程。在半导体衬底中形成第一阱和第二阱。分别在第一和第二阱中的第一和第二沟槽各自垂直延伸并且包括由第一绝缘层绝缘的中心导体。在半导体衬底的顶表面上形成第二绝缘层。选择性地减薄第二沟槽之上的第二绝缘层。多晶硅层被沉积在第二绝缘层上，并且然后被光刻图案化以形成：第一阱之上的第一多晶硅部分，其电连接到第一沟槽的中心导体以形成第一电容器板，第二电容器板由第一阱形成；以及第二阱之上的第二多晶硅部分，其形成存储器单元的浮置栅极晶体管的浮置栅极电极，存储器单元具有存取晶体管，存取晶体管的控制栅极由第二沟槽的中心导体形成。

技术领域

实施例和实施方式涉及集成电路，并且特别地涉及电容性元件(诸如垂直构造的电容性元件)与高压MOS晶体管和存储器单元的过程共集成。

背景技术

诸如电荷存储电容器的电容性元件通常是集成电路架构中的庞大部件。

此外，集成电路部件制造过程步骤通常数量众多并且昂贵，并且限制了仅专用于制造单个元件或单个类型的元件的实施步骤。

因此，期望增加集成电路电容性元件架构的每单位面积的电容，并且与集成电路的其他部件的生产相结合地实施其制造步骤。

发明内容

在一个实施例中，一种方法包括：在半导体衬底中形成第一阱和第二阱；在第一阱中形成第一沟槽，并且在第二阱中形成第二沟槽，其中第一沟槽和第二沟槽中的每个垂直延伸，并且包括由第一绝缘层绝缘的中心导体；在半导体衬底的顶表面上形成具有第一厚度的第二绝缘层；将第二沟槽之上的第二绝缘层减薄到小于第一厚度的第二厚度；在第二绝缘层上沉积第一多晶硅层；对第一多晶硅层进行光刻图案化以形成：在第一阱之上的第一多晶硅部分，所述第一多晶硅部分电连接到第一沟槽的中心导体以形成电容器的第一板，电容器的第二板由第一阱形成；以及在第二阱之上的第二多晶硅部分，所述第二多晶硅部分形成存储器单元的浮置栅极晶体管的浮置栅极电极，存储器单元具有存取晶体管，存取晶体管的控制栅极由第二沟槽的中心导体形成。

在一个实施例中，一种集成电路包括：半导体衬底；由半导体衬底支撑的电容器；以及由半导体衬底支撑的存储器单元。电容器包括：第一阱，在半导体衬底中，形成电容器的第一板；第一沟槽，垂直延伸到第一阱中，所述第一沟槽包括通过第一绝缘层与第一阱绝缘的第一中心导体；第二绝缘层，在半导体衬底的所述第一阱之上的顶表面上，所述第二绝缘层具有第一厚度；以及在第二绝缘层上的第一导电材料层，所述第一导电材料层电连接到第一中心导体，其中第一导电材料层和第一中心导体形成电容器的第二板。存储器单元包括：第二阱，在半导体衬底中；第二沟槽，垂直延伸到第二阱中，所述第二沟槽包括通过第三绝缘层与第二阱绝缘的第二中心导体，其中第二中心导体形成存储器单元的存取晶体管的栅极电极；第四绝缘层，在半导体衬底的所述第二阱之上的顶表面上，所述第四绝缘层具有小于第一厚度的第二厚度；以及第二导电材料层，在第四绝缘层上，其中第二导电材料层形成存储器单元的浮置栅极晶体管的浮置栅极电极。

在一个实施例中，一种方法包括：在半导体衬底中形成第一阱和第二阱；形成垂直延伸到所述第一阱中的第一沟槽和垂直延伸到所述第二阱中的第二沟槽；在所述第一和第二沟槽的侧部和底部上形成绝缘覆层；在所述第一和第二沟槽的中心部分中形成导电材料；在半导体衬底的顶侧上形成第一绝缘层；选择性地减薄第二阱之上的第一绝缘层；形成覆盖第一绝缘层的第一导电层；对第一导电层进行光刻图案化，以在第一阱之上形成第一导电部分，并且在第二阱之上形成第二导电部分；形成覆盖第二绝缘层的第二导电层；对第二导电层和第二导电部分进行光刻图案化，以在第一阱之上形成第三导电部分，并且在第二阱之上形成用于存储器单元的浮置栅极晶体管的控制栅极电极和浮置栅极电极；其中第二沟槽的中心部分形成用于存储器单元的存取晶体管的控制栅极电极；将第一沟槽中的中心部分电耦合到第一导电部分，以形成电容性元件的第一电极；以及将第一阱和第三导电部分电耦合以形成电容性元件的第二电极。

附图说明