[发明专利]共集成的垂直构造的电容性元件以及制造过程

权利要求书

1.一种方法，包括：

在半导体衬底中形成第一阱和第二阱；

在所述第一阱中形成第一沟槽，并且在所述第二阱中形成第二沟槽，其中所述第一沟槽和第二沟槽中的每个沟槽垂直延伸，并且包括由第一绝缘层绝缘的中心导体；

在所述半导体衬底的顶表面上形成具有第一厚度的第二绝缘层；

将所述第二沟槽之上的所述第二绝缘层减薄到小于所述第一厚度的第二厚度；

在所述第二绝缘层上沉积第一多晶硅层；

对所述第一多晶硅层进行光刻图案化，以形成：

在所述第一阱之上的第一多晶硅部分，所述第一多晶硅部分电连接到所述第一沟槽的所述中心导体以形成电容器的第一板，所述电容器的第二板由所述第一阱形成；以及

在所述第二阱之上的第二多晶硅部分，所述第二多晶硅部分形成存储器单元的浮置栅极晶体管的浮置栅极电极，所述存储器单元具有存取晶体管，所述存取晶体管的控制栅极由所述第二沟槽的所述中心导体形成。

2.根据权利要求1所述的方法，还包括：在所述半导体衬底中形成第三阱，并且其中对所述第一多晶硅层进行光刻图案化还形成：

在所述第三阱之上的第三多晶硅部分，所述第三多晶硅部分形成MOS晶体管的栅极电极。

3.根据权利要求2所述的方法，其中所述MOS晶体管是被配置成在6伏至12伏的高压范围上操作的高压MOS晶体管。

4.根据权利要求2所述的方法，其中形成所述第二阱和所述第三阱包括：以相同导电类型掺杂所述第二阱和所述第三阱，并且其中形成所述第一阱包括：以相反导电类型掺杂所述第一阱。

5.根据权利要求1所述的方法，其中形成所述第二阱包括：以三阱架构将所述第二阱与所述半导体衬底绝缘。

6.根据权利要求5所述的方法，其中形成所述第一阱包括：以所述三阱架构将所述第一阱与所述半导体衬底绝缘。

7.根据权利要求1所述的方法，其中形成所述第一阱和所述第二阱包括：以相同导电类型掺杂所述第一阱和所述第二阱。

8.根据权利要求1所述的方法，其中形成所述第二绝缘层包括：氧化所述衬底的所述顶表面。

9.根据权利要求1所述的方法，还包括：在所述第一沟槽和所述第二沟槽中的每个沟槽下方形成掺杂区域，所述第二沟槽下方的掺杂区域形成所述存储器单元的所述存取晶体管的源极区域。

10.根据权利要求1所述的方法，还包括：

沉积与所述第一多晶硅层绝缘的第二多晶硅层；以及

对所述第二多晶硅层进行光刻图案化，以形成：

在所述第一多晶硅部分之上的第三多晶硅部分，所述第三多晶硅部分电连接到第一阱以形成所述电容器的所述第二板；以及

在所述第二多晶硅部分之上的第四多晶硅部分，所述第四多晶硅部分形成所述存储器单元的所述浮置栅极晶体管的控制栅极电极。

11.根据权利要求1所述的方法，其中所述第一厚度在至的范围内。

12.根据权利要求11所述的方法，其中第一多晶硅层具有在至的范围内的厚度。