[发明专利]半导体存储装置及其读取方法

权利要求书

1.一种半导体存储装置，其特征在于包括：

NAND串，具备串联连接且彼此相邻的第1及第2存储单元，；

第1字线，与所述第1存储单元的栅极连接；

第2字线，与所述第2存储单元的栅极连接；

位线，与所述NAND串连接；以及

感测放大器，包含感测节点、连接于所述感测节点与所述位线之间的第1晶体管、及锁存电路；且

能够执行包含第1读取动作与第2读取动作的读取动作，

在选择所述第1字线的所述读取动作中，

在所述第1读取动作时，

对所述第2字线施加第1读取电压，

在施加所述第1读取电压的期间，将所述感测节点经由所述第1晶体管与所述位线连接，

在所述感测节点经由所述第1晶体管与所述位线连接后，将基于所述感测节点的电压的第1数据存储到所述锁存电路，

在所述第2读取动作时，

对所述第1字线施加第2读取电压，

在施加所述第2读取电压的期间，将所述感测节点经由所述第1晶体管在第1时间与所述位线连接，

在所述感测节点经由所述第1晶体管在所述第1时间与所述位线连接后，将基于所述感测节点的电压的第2数据存储到所述锁存电路，

在所述第2数据存储到所述锁存电路后，在施加所述第2读取电压的期间，将所述感测节点经由所述第1晶体管在和所述第1时间不同的第2时间与所述位线连接，

在所述感测节点经由所述第1晶体管在所述第2时间与所述位线连接后，将基于所述感测节点的电压的第3数据存储到所述锁存电路。

2.根据权利要求1所述的半导体存储装置，其特征在于：在所述读取动作中，

在所述第1读取动作时，

对所述第1字线施加高于所述第1及第2读取电压各者的第1读取通过电压，

在施加所述第1读取电压并且施加所述第1读取通过电压的期间，将所述感测节点经由所述晶体管与所述位线连接，

在所述第2读取动作时，

对所述第2字线施加高于所述第1及第2读取电压各者的第2读取通过电压，

在施加所述第2读取电压并且施加所述第2读取通过电压的期间，将所述感测节点在所述第1时间与所述位线连接，

在所述第2数据存储到所述锁存电路后，在施加所述第2读取电压并且施加所述第2读取通过电压的期间，将所述感测节点在所述第2时间与所述位线连接。

3.根据权利要求2所述的半导体存储装置，其特征在于：在所述读取动作中，

基于所述第1数据，选择所述第2数据或所述第3资料的一者，

输出基于所述第2数据或所述第3数据的所述一者的读取数据。

4.根据权利要求3所述的半导体存储装置，其特征在于：在所述读取动作中，

从将所述感测节点经由所述第1晶体管在所述第1时间与所述位线连接的动作开始的时间点起，到将所述感测节点经由所述第1晶体管在所述第2时间与所述位线连接的动作结束的时间点，对所述第2字线连续地施加所述第2读取通过电压。

5.根据权利要求4所述的半导体存储装置，其特征在于：所述感测放大器还具有第2晶体管，所述第2晶体管连接于电源电压供给节点与所述感测节点之间，

在所述第2读取动作时，

在将所述感测节点在所述第1时间经由所述第1晶体管连接于所述位线的所述动作之前，使所述第2晶体管为导通状态，

在所述第2晶体管为所述导通状态后，将所述感测节点在所述第1时间经由所述第1晶体管连接于所述位线的所述动作之前，使所述第2晶体管为断开状态，

在所述第2晶体管为所述断开状态后，维持所述断开状态下，开始所述感测节点在所述第2时间经由所述第1晶体管与所述位线连接的所述动作。

6.根据权利要求1所述的半导体存储装置，其特征在于：所述第2存储单元配置于所述第1存储单元与所述位线之间。

7.根据权利要求1所述的半导体存储装置，其特征在于：所述第1存储单元配置于所述第2存储单元与所述位线之间。