[发明专利]一种基于准循环生成矩阵的码率兼容LDPC编码器

说明书

本发明公开了一种基于准循环生成矩阵的码率兼容LDPC编码器，包括：选择信号产生模块、移位首向量存储器模块和校验计算模块；其中，选择信号产生模块根据编码器输入的编码类型、虚拟填充长度和缩短长度得到当前的块内计数值、分块计数值、路由选择信号和校验选择输出信号；移位首向量存储器模块根据编码类型和分块计数值得到当前码率下的移位首向量；校验计算模块将移位首向量存储器模块输入的移位首向量和当前编码器输入的信息位相乘，并与上一级移位寄存器的输出值加和后送入本级移位寄存器。本发明解决了卫星通信中在硬件资源有限的条件下实现多种不同LDPC编码的难题，给出了一种复杂度低、可兼容多种LDPC码的高效编码器实现方法。

技术领域

本发明属于LDPC码编码器技术领域，尤其涉及一种基于准循环生成矩阵的码率兼容LDPC编码器。

背景技术

低密度奇偶校验(LDPC)码由于具有可逼近容量极限的纠错性能、内在的自交织特性、可高度并行的译码算法和复杂度较低的译码器实现结构，在移动通信、光纤通信、磁记录设备和卫星通信等领域获得了广泛应用。

LDPC码的编码方法分为两大类，一是利用校验矩阵的特殊结构，如双对角结构等，直接根据校验矩阵进行编码；二是将校验矩阵变换为具有准循环结构的生成矩阵，再利用生成矩阵计算校验位。在卫星通信领域，使用准循环生成矩阵进行编码的一类LDPC码被广泛使用，由国际空间数据系统咨询委员会(CCSDS)制定的近地和深空标准均使用了该类LDPC码，其中近地标准使用了7/8码率的LDPC码，深空标准则使用了1/2、2/3、4/5三种码率的基于原模图构造的LDPC码。

针对该类LDPC码CCSDS组织提出了一种基于循环移位寄存器的高效编码器实现结构，如图1所示，这种编码器使用循环移位寄存器高效地实现了生成矩阵的准循环移位及编码累加计算，校验位的输出可共用移位电路，使得编码器的资源使用量极低，并且电路可达的时钟工作频率很高。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种基于准循环生成矩阵的码率兼容LDPC编码器，在硬件资源增加较少的情况下实现了多种不同的LDPC编码，解决了卫星通信中在硬件资源有限的条件下实现多种不同LDPC编码的难题，给出了一种复杂度低、可兼容多种LDPC码的高效编码器实现方法。

本发明目的通过以下技术方案予以实现：一种基于准循环生成矩阵的码率兼容LDPC编码器，包括：选择信号产生模块、移位首向量存储器模块和校验计算模块；其中，所述选择信号产生模块，根据编码器输入的编码类型(Code_type)、虚拟填充长度(Filled_len)和缩短长度(Shorten_len),计算产生当前的块内计数值(Cnt_cycle)、分块计数值(Cnt_block)、各移位寄存器的路由选择信号(Sel_shift)和校验选择输出信号(Sel_out)；所述移位首向量存储器模块，根据编码器输入的编码类型(Code_type)和选择信号产生模块送来的分块计数值(Cnt_block)，计算当前码率下的移位首向量(Shift_vector)，送入校验计算模块的进行校验位的计算；所述校验计算模块，将移位首向量存储器模块输入的移位首向量(Shift_vector)和当前编码器输入的信息位(Input_message)相乘，并与上一级移位寄存器的输出值加和后送入本级移位寄存器，其中，上一级移位寄存器的位置可能随着码率和当前的分块计数不同而不同，由选择信号产生模块输入的路由选择信号(Sel_shift)进行选择。