[发明专利]测试系统

说明书

测试系统包含负载板、连接件结构、以及测试结构。负载板包含第一电路板、贴附至第一电路板的第一外部连接件、以及贴附至第一电路板的热模块，其配置以支撑包含连接件和插座的系统单晶圆结构。连接件结构包含电性连接至第一外部连接件的第二电路板以及配置以连接系统单晶圆结构的连接件的第二外部连接件。测试结构配置以连接至系统单晶圆结构的插座且包含第三电路板、以及自第三电路板延伸的探针。测试结构的相邻探针通过第三电路板电性耦接，以形成交替延伸于系统单晶圆结构与测试结构的相邻探针之间的连续的导电路径。

技术领域

本发明实施例涉及一种测试系统，且特别涉及用于系统级电性测试的测试系统。

背景技术

半导体产业因持续改善各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，而经历快速成长。在大多数的情况下，这种在集成密度上的改善来自于在最小特征尺寸上的反复缩减，例如，朝向次20纳米(sub-20nm)节点(node)微缩半导体制程节点，这允许整合更多的组件至指定的区域。随着小型化、高速与大频宽、以及低耗能与低延迟的需求持续增长，对于半导体晶粒(die)更小且更具创造性的封装技术的需求也日益增长。

随着半导体技术的进一步发展，堆叠和接合的半导体装置已经出现作为进一步缩小半导体装置物理尺寸的有效选择。在堆叠的半导体装置中，例如逻辑，存储器，处理器电路等的主动电路至少部分地被制造在单独的基板上，然后物理地和电性地将这些电路接合在一起，以形成功能装置。这样的过程利用复杂的技术，并且需要改进。

发明内容

本发明实施例提供测试系统，此测试系统包含负载板，负载板包含第一电路板、贴附至第一电路板的第一外部连接件、以及贴附至第一电路板的热模块，其中，热模块配置以支撑系统单晶圆(system-on-wafer)结构，系统单晶圆结构包含连接件和插座。测试系统还包含连接件结构，连接件结构包含第二电路板以及第二外部连接件，其中，第二电路板电性连接至第一外部连接件，第二外部连接件配置以连接系统单晶圆结构的连接件。测试系统还包含测试结构，测试结构配置以连接至系统单晶圆结构的插座，测试结构包含第三电路板、以及自第三电路板延伸的多个探针，其中，测试结构的相邻多对探针通过第三电路板电性耦接，以形成连续的导电路径，导电路径交替延伸于系统单晶圆结构与测试结构的相邻多对的探针之间。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)仅用于说明目的，并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1是根据一些实施例显示集成电路晶粒的剖面示意图。

图2至图12是根据一些实施例显示形成封装结构的制程期间的中间步骤的剖面示意图。

图13是根据一些实施例显示封装结构的平面示意图。

图14A和图14B是根据一些实施例显示封装结构的插座的剖面示意图和平面示意图。

图15A和图15B是根据一些实施例显示封装结构的连接件的剖面示意图和平面示意图。

图16和图17是根据一些实施例显示将封装结构放置于测试系统中的制程期间的中间步骤的剖面示意图。

图18A和图18B是根据一些实施例显示测试系统的测试连接件的剖面示意图和平面示意图。

图19A和图19B是根据一些实施例显示测试系统的测试基板的剖面示意图和平面示意图。

图20是根据一些实施例显示放置于测试系统中的封装结构的平面示意图。

图21是根据一些实施例显示放置于测试系统中的封装结构的剖面示意图。

图22至图25是根据一些实施例显示测试系统用以测试封装结构的示例电路径。