[发明专利]延迟线、延迟锁定环电路和使用它们的半导体装置

说明书

延迟锁定环电路包括具有不同特性的第一延迟锁定环和第二延迟锁定环。第一延迟锁定环对参考时钟信号执行延迟锁定操作，以生成延迟锁定时钟信号。第二延迟锁定环对延迟锁定时钟信号执行延迟锁定操作以生成内部时钟信号。

相关申请的交叉引用

本申请要求于2019年9月6日在韩国知识产权局提交的韩国专利申请10-2019-0110563和10-2019-0110569的优先权，其全部内容通过引用合并于此。

技术领域

各个实施例总体上涉及集成电路技术，并且更具体而言，涉及延迟线、延迟锁定环电路以及使用该延迟线和延迟锁定环的半导体装置。

背景技术

电子设备包括许多电子元件，并且计算机系统可以包括许多半导体装置，每个半导体装置由半导体构成。构成计算机系统的半导体装置可以通过发送和接收时钟信号和数据来彼此通信。半导体装置可以与时钟信号同步地操作。半导体装置可以向外部装置(即，另一半导体装置)发送和/或从外部装置接收系统时钟信号，并且可以与系统时钟同步地向外部装置发送和/或从外部装置接收数据。半导体装置可以包括时钟缓冲器和/或接收器，以接收系统时钟信号，并且可以将接收到的系统时钟信号传送到与数据输入/输出操作有关的内部电路以及与时钟信号同步地操作的内部电路。因此，由于在半导体装置内发生延迟时间，所以在系统时钟信号和内部电路接收的时钟信号之间可能会发生相位差。因此，半导体装置包括延迟锁定环电路以补偿上述相位差。通常，延迟锁定环电路的示例是利用数控延迟线的数字延迟锁定环和利用压控延迟线的模拟延迟锁定环。

发明内容

根据实施例，延迟锁定环电路可以包括第一延迟锁定环和第二延迟锁定环。第一延迟锁定环可以基于参考时钟信号和内部时钟信号对参考时钟信号执行延迟锁定操作，以生成延迟锁定时钟信号。第二延迟锁定环可以基于延迟锁定时钟信号和内部时钟信号对延迟锁定时钟信号执行延迟锁定操作，以生成内部时钟信号。

根据实施例，一种半导体装置可以包括时钟接收器、分频电路、第一延迟锁定环、第二延迟锁定环和时钟生成电路。时钟接收器可以缓冲外部时钟信号以输出经缓冲的时钟信号。分频电路可以对经缓冲的时钟信号进行分频以生成参考时钟信号，并基于频率信息信号选择性地输出经缓冲的时钟信号。第一延迟锁定环可以基于参考时钟信号和基于在第一输出时钟信号和第二输出时钟信号之间的频率信息信号所选择的一个信号来执行延迟锁定操作，以从参考时钟信号生成第一延迟锁定时钟信号以及从经缓冲的时钟信号生成第二延迟锁定时钟信号。第二延迟锁定环可以基于第一延迟锁定时钟信号和第一输出时钟信号对第一延迟锁定时钟信号执行延迟锁定操作，以生成第一输出时钟信号。时钟生成电路可以基于第二延迟锁定时钟信号生成第二输出时钟信号。

根据实施例，延迟锁定环电路可以包括压控延迟线、校准电路、相位检测器和电荷泵。压控延迟线可以基于延迟控制电压来延迟参考时钟信号，以生成内部时钟信号和反馈时钟信号。校准电路可以基于内部时钟信号和反馈时钟信号来延迟内部时钟信号和反馈时钟信号，以生成延迟的参考时钟信号和延迟的反馈时钟信号。相位检测器被配置为比较延迟的参考时钟信号和延迟的反馈时钟信号之间的相位以生成相位检测信号。电荷泵可以基于相位检测信号来生成延迟控制电压。

根据实施例，延迟线可以包括第一延迟单元和第二延迟单元。所述第一延迟单元可以被配置为将输入信号反相，以生成第一输出信号。第二延迟单元可以被配置为将第一输出信号反相，以生成第二输出信号。可以基于延迟控制电压和第二输出信号来调节第一延迟单元用来下拉第一输出信号的下拉驱动力。

根据实施例，延迟线可以包括第一延迟单元和第二延迟单元。所述第一延迟单元可以被配置为将输入信号反相，以生成第一输出信号。第二延迟单元可以被配置为将第一输出信号反相，以生成第二输出信号。可以基于延迟控制电压和第二输出信号来调节第一延迟单元用来上拉第一输出信号的上拉驱动力。