[发明专利]延迟线、延迟锁定环电路和使用它们的半导体装置

权利要求书

1.一种延迟锁定环电路，包括：

第一延迟锁定环，其被配置为通过对参考时钟信号和由所述第一延迟锁定环基于内部时钟信号生成的第一反馈时钟信号执行延迟锁定操作，来生成延迟锁定时钟信号；和

第二延迟锁定环，其被配置为通过基于所述延迟锁定时钟信号以及由所述第二延迟锁定环基于所述内部时钟信号生成的第二反馈时钟信号，对所述延迟锁定时钟信号执行延迟锁定操作，来生成所述内部时钟信号。

2.根据权利要求1所述的延迟锁定环电路，其中，所述第一延迟锁定环包括：

第一延迟线，其被配置为基于延迟控制信号来延迟所述参考时钟信号，以生成所述延迟锁定时钟信号；

复制器，其被配置为将所述内部时钟信号延迟经建模的延迟时间，以生成所述第一反馈时钟信号；

第一相位检测器，其被配置为比较所述参考时钟信号和第一反馈时钟信号之间的相位以生成第一相位检测信号；和

延迟控制器，其被配置为基于所述第一相位检测信号来生成所述延迟控制信号。

3.根据权利要求2所述的延迟锁定环电路，其中，所述延迟控制信号是具有多个比特位的数码信号。

4.根据权利要求1所述的延迟锁定环电路，其中，所述第二延迟锁定环包括：

第二延迟线，其被配置为基于延迟控制电压来延迟所述延迟锁定时钟信号，以生成所述内部时钟信号和所述第二反馈时钟信号；

第二相位检测器，其被配置为比较所述内部时钟信号和所述第二反馈时钟信号之间的相位，以生成第二相位检测信号；和

电荷泵，其被配置为基于所述第二相位检测信号来生成所述延迟控制电压。

5.根据权利要求4所述的延迟锁定环电路，其中，所述延迟控制电压是模拟信号。

6.根据权利要求1所述的延迟锁定环电路，其中，所述第二延迟锁定环包括：

第二延迟线，其被配置为基于延迟控制电压来延迟所述延迟锁定时钟信号，以生成所述内部时钟信号和所述第二反馈时钟信号；

校准电路，其被配置为基于所述内部时钟信号和所述第二反馈时钟信号的相位，而从所述内部时钟信号生成延迟的参考时钟信号以及从所述第二反馈时钟信号生成延迟的反馈时钟信号；

第二相位检测器，其被配置为检测所述内部时钟信号和所述延迟的反馈时钟信号的相位，以生成第二相位检测信号；和

电荷泵，其被配置为基于所述第二相位检测信号来生成所述延迟控制电压。

7.根据权利要求6所述的延迟锁定环电路，

其中，当所述第二反馈时钟信号具有相对于所述内部时钟信号的滞后相位时，所述校准电路将所述内部时钟信号延迟第一时间以生成所述延迟的参考时钟信号，并且将所述第二反馈时钟信号延迟第二时间以生成所述延迟的反馈时钟信号，所述第二时间大于所述第一时间，以及

其中，当所述第二反馈时钟信号具有相对于所述内部时钟信号的超前相位时，所述校准电路将所述内部时钟信号延迟所述第二时间以生成所述延迟的参考时钟信号，并且将所述第二反馈时钟信号延迟所述第一时间以生成所述延迟的反馈时钟信号。

8.根据权利要求6所述的延迟锁定环电路，其中，所述校准电路包括：

时序偏移检测器，其被配置为检测所述内部时钟信号和所述第二反馈时钟信号的相位，以生成第一相位调节信号和第二相位调节信号；

校准信号生成器，其被配置为基于所述第一相位调节信号和所述第二相位调节信号来生成校准信号；和

延迟调节器，其被配置为基于所述校准信号的部分来延迟所述内部时钟信号以生成所述延迟的参考时钟信号，并且基于所述校准信号的剩余部分来延迟所述第二反馈时钟信号以生成所述延迟的反馈时钟信号。