[发明专利]半导体装置

说明书

半导体装置具有半导体部、所述半导体部的背面上的第一电极、所述半导体部的表面上的第二电极、第三电极和第四电极，所述第三电极设置于所述半导体部和所述第二电极之间，位于所述半导体部的沟槽的内部，所述第四电极设置于所述沟槽的内部，位于所述第三电极和所述第一电极之间。所述半导体装置还具有：第一绝缘部，将所述第三电极从所述半导体部电气绝缘；第二绝缘部，将所述第三电极从所述第二电极电气绝缘；第三绝缘部，将所述第四电极从所述半导体部电气绝缘；第四绝缘部，将所述第四电极从所述第三电极电气绝缘；第五绝缘部，包括位于所述第四电极内的第一部分和在从所述第一电极朝向所述第二电极的第一方向上从所述第四电极延出的第二部分。

本申请以第2019－235773号日本专利申请(申请日：2019年12月26日)为基础并对其主张优先权。本申请通过引用该原专利申请而包含其全部内容。

技术领域

实施方式涉及半导体装置。

背景技术

功率控制用半导体装置期望具有高耐压及低接通电阻。例如，在具有沟槽栅构造的MOSFET中，在栅极沟槽的内部，除栅极电极外，还配置场板，以实现高耐压及低接通电阻。但是，由于在栅极沟槽内配置场板，有时栅极及源极间的寄生电容增大。

发明内容

实施方式提供一种降低了栅极及源极间的寄生电容的半导体装置。

有关实施方式的半导体装置具有半导体部、所述半导体部的背面上的第一电极、所述半导体部的表面上的第二电极、第三电极和第四电极，所述第三电极设置于所述半导体部和所述第二电极之间，位于所述半导体部的沟槽的内部，所述第四电极设置于所述沟槽的内部，位于所述第三电极和所述第一电极之间。所述半导体装置还具有：第一绝缘部，将所述第三电极从所述半导体部电气绝缘；第二绝缘部，将所述第三电极从所述第二电极电气绝缘；第三绝缘部，将所述第三电极从所述半导体部电气绝缘；第四绝缘部，将所述第四电极从所述第三电极电气绝缘；第五绝缘部，包括位于所述第四电极内的第一部分和在从所述第一电极朝向所述第二电极的第一方向上从所述第四电极延出的第二部分。所述半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层和所述第一导电型的第三半导体层，所述第二半导体层设置于所述第一半导体层和所述第二电极之间，隔着所述第一绝缘部与所述第三电极相对，所述第三半导体层有选择地设置于所述第二半导体层和所述第二电极之间，配置在与所述第一绝缘部接触的位置。

附图说明

图1是表示有关实施方式的半导体装置的示意剖面图。

图2(a)～图7(b)是表示有关实施方式的半导体装置的制造过程的示意剖视图。

图8是表示有关实施方式的第一变形例的半导体装置的示意剖面图。

图9(a)～(c)是表示有关实施方式的第一变形例的半导体装置的制造过程的示意剖面图。

图10是表示有关实施方式的第二变形例的半导体装置的示意剖面图。

图11(a)～图12(b)是表示有关实施方式的第二变形例的半导体装置的制造过程的示意剖面图。

图13是表示有关实施方式的第三变形例的半导体装置的示意剖面图。

图14(a)及(b)是表示有关实施方式的第三变形例的半导体装置的制造过程的示意剖面图。

具体实施方式

下面，参照附图对实施方式进行说明。对于附图中的相同部分标注相同的标号，并适当省略其详细说明，对不同的部分进行说明。另外，附图是示意性或者概念性的图，各部分的厚度和宽度的关系、各部分间的尺寸的比例等不一定与实际状况相同。并且，即使是表示相同部分的情况下，也存在根据附图而将相互的尺寸和比例表示得不同的情况。