[发明专利]一种具有屏蔽腔的嵌入式封装结构及其制造方法

说明书

本发明公开了一种具有屏蔽腔的嵌入式封装结构，包括嵌埋在绝缘层内的器件和封闭所述器件的屏蔽腔，其中所述屏蔽腔由嵌入在所述绝缘层中四面围绕所述器件的屏蔽墙以及覆盖在所述屏蔽墙的第一端面和第二端面上的第一线路层和第二线路层构成，所述第一线路层和第二线路层与所述屏蔽墙电连接；其中在所述屏蔽墙的第一端面与所述第一线路层之间形成有引线开口，连接所述器件的端子的信号线从所述引线开口引出所述屏蔽腔。还公开了一种具有屏蔽腔的嵌入式封装结构的制造方法。

技术领域

本发明涉及电子器件封装结构，具体涉及具有屏蔽腔的嵌入式封装结构及其制造方法。

背景技术

电磁干扰主要由干扰源、传输路径和敏感设备组成，其中干扰源包括微处理器、微控制器、传送器、静电放电和瞬时功率执行元件，如机电式继电器、开关电源、雷电等。在微控制器系统中，时钟电路是最大的宽带噪声发生器，而这个噪声被扩散到整个频谱，随着大量的高速半导体器件的发展，其边沿跳变速率很快，这种电路将产生高达300MHz的谐波干扰。

电磁干扰对电子系统和电子设备的危害在于：强烈的电磁干扰可能使灵敏电子设备因过载而损坏，一般硅晶体管发射极与基极间的反向击穿电压为2～5V，很易损坏，而且其反向击穿电压随温度升高而下降，电磁干扰引起的尖峰电压能使发射结和集电结中某点杂质浓度增加，导致晶体管击穿或内部短路，在强射频电磁场下工作的晶体管会吸收足够的能量，使结温超过允许温升而导致损坏；增加了发、输、供和用电设备的附加损耗，使设备过热，降低设备的效率和利用率，由于谐波电流的频率为基波频率的整数倍，高频电流流过导体时，因集肤效应的作用，使导体对谐波电流的有效电阻增加，从而增加了设备的功率损耗、电能损耗，使导体的发热严重。

在传统的表面贴装产品中，器件作为电磁干扰的干扰源及敏感部分，如IGBT(绝缘栅双极晶体管)，通常是在封装体外部(5个面)加一个金属外壳，用来降低大量的电磁辐射溢出或外界电磁干扰，而在第6面上为引脚，无屏蔽。

现有技术的缺点在于：1.封装后加金属外壳屏蔽的方式只适用于表面贴装，而不能用于嵌埋产品；2.使用金属外壳只能防止5个方向上的电磁辐射，无法防止辐射从无屏蔽的另一面溢出和进入，电磁辐射和干扰可以从引脚位置产生影响；3.引脚通过锡球焊接在母板上，锡球的直径和高度目前普遍在百微米级，此面无屏蔽防护难以实现从信号的发出端到传输路径上的整体屏蔽。

因此，目前对于嵌入式封装器件急需能够实现全面电磁屏蔽的屏蔽结构。

发明内容

本发明的实施方案涉及提供一种具有屏蔽腔结构的嵌入式封装结构及其制造方法，以解决上述技术问题。本发明通过在嵌入式器件周围的六个面形成几乎完全封闭的屏蔽腔结构，实现了对嵌入式器件的完美屏蔽效果，从而可以减小相邻器件间的距离，提高集成度，减小封装体积。

本发明第一方面涉及一种具有屏蔽腔的封装结构，包括嵌埋在绝缘层内的器件和封闭所述器件的屏蔽腔，其中所述屏蔽腔由嵌入在所述绝缘层中四面围绕所述器件的屏蔽墙以及覆盖在所述屏蔽墙的第一端面和第二端面上的第一线路层和第二线路层构成，所述第一线路层和第二线路层与所述屏蔽墙电连接；其中在所述屏蔽墙的第一端面与所述第一线路层之间形成有引线开口，连接所述器件的端子的信号线从所述引线开口引出所述屏蔽腔。

在一些实施方案中，所述屏蔽墙由铜柱形成。

在一些实施方案中，在所述信号线两侧设置有与所述信号线平行的接地屏蔽线，以防止信号线受到干扰。

在一些实施方案中，所述绝缘层包括封装材料，所述封装材料通常为聚合物电介质，优选选自半固化片、双马来酰亚胺/三嗪树脂、聚酰亚胺、聚氯乙烯、膜状有机树脂、环氧树脂或聚苯醚中的一种或多种的组合。

在一些实施方案中，所述器件选自裸芯片、无源器件和封装体中的任意一种或多种的组合，优选地，所述器件包括电容器、电感器、射频芯片或振荡器等。

在一些实施方案中，所述屏蔽腔接地。