[发明专利]集成电路、存储器器件及其形成方法

说明书

本发明的各个实施例针对一种用于对存储器器件中的源极线进行开口的方法。擦除栅极线(EGL)和源极线形成为平行地伸长。源极线位于EGL下面，并且通过介电层与EGL分隔开。执行第一蚀刻以形成穿过EGL的第一开口，并且在介电层上停止。执行第二蚀刻以减薄第一开口处的介电层，其中在公共掩模位于适当的位置的情况下执行第一蚀刻和第二蚀刻。执行硅化物工艺以在第一开口处的源极线上形成硅化物层，其中，硅化物工艺包括在第二掩模位于适当的位置的情况下的第三蚀刻，第三蚀刻使第一开口延伸穿过介电层。形成穿过EGL延伸至硅化物层的通孔。本发明的实施例还涉及集成电路、存储器器件及其形成方法。

技术领域

本发明的实施例涉及集成电路、存储器器件及其形成方法。

背景技术

许多现代电子器件包括闪存。闪存是一种非易失性计算机存储介质，可以对其进行电擦除和重新编程。为了存储信息，闪存包括通常由浮置栅极晶体管制成的存储器单元的可寻址阵列。常见类型的闪存单元包括堆叠栅极闪存单元和分裂栅极闪存单元(例如，第三代超级闪存(ESF3)存储器单元)。与堆叠栅极闪存单元相比，分裂栅极闪存单元具有更低的功耗、更高的注入效率、对短沟道效应的更低敏感性以及过度擦除免疫。

发明内容

本发明的实施例提供了一种存储器器件，包括：衬底；擦除栅极线、控制栅极线和源极线，在第一方向上平行地伸长，其中，所述擦除栅极线具有在所述第一方向上将所述擦除栅极线分为一对擦除栅极段的断口，其中，所述控制栅极线与所述擦除栅极线邻接，并且其中，所述源极线位于所述衬底中的所述擦除栅极线下面；源极介电层，位于所述擦除栅极线和所述源极线之间；主侧壁间隔件，位于所述擦除栅极段之间的中心处的所述源极介电层和所述源极线上面；以及接触通孔，延伸穿过所述断口处的所述擦除栅极线和所述源极介电层并且与所述源极线电耦合。

本发明的另一实施例提供了一种集成电路(IC)，包括：衬底；存储器阵列，包括多个单元，其中，所述多个单元包括源极条单元和一对控制栅极条单元；擦除栅极线和源极线，部分地限定所述源极条单元并且在第一方向上平行地伸长，其中，所述源极线位于所述擦除栅极线下面，并且其中，所述擦除栅极线具有在所述第一方向上的第一断口；第一控制栅极线、第二控制栅极线和一对选择栅极线，部分地限定所述控制栅极条单元并且在所述第一方向上平行地伸长，其中，所述选择栅极线位于所述第一控制栅极线和所述第二控制栅极线之间并且分别与所述第一控制栅极线和所述第二控制栅极线邻接，并且具有在所述第一方向上的第二断口，并且其中，所述第一控制栅极线具有在所述第二断口处朝向所述第二控制栅极线突出的焊盘；以及沟槽隔离结构，位于所述第一控制栅极线和所述第二控制栅极线下面；其中，所述衬底的顶面具有凹槽，所述凹槽具有环绕所述第二断口处的所述焊盘的U形顶部布局。

本发明的又一实施例提供了一种用于形成存储器器件的方法，所述方法包括：形成平行地伸长的擦除栅极线和源极线，其中，所述源极线位于衬底中的所述擦除栅极线下面并且通过源极介电层与所述擦除栅极线分隔开；对所述擦除栅极线执行第一蚀刻以形成延伸穿过所述擦除栅极线的第一开口，其中，所述第一蚀刻在第一掩模位于适当的位置的情况下执行，并且在所述源极介电层上停止；穿过所述第一开口并且在所述第一掩模位于适当的位置的情况下对所述源极介电层执行第二蚀刻，以减薄所述第一开口处的所述源极介电层；执行硅化物工艺以在所述第一开口处的所述源极线上形成硅化物层，其中，所述硅化物工艺包括第三蚀刻，所述第三蚀刻使所述第一开口延伸穿过所述源极介电层并且暴露所述源极线；以及形成接触通孔，所述接触通孔延伸穿过所述擦除栅极线至所述硅化物层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1C示出了根据本发明的方面的包括源极条单元的存储器器件的一些实施例的各种视图。

图2A至图2D示出了图1A处的源极条单元的各个实施例的放大截面图。