[发明专利]集成电路、存储器器件及其形成方法

权利要求书

1.一种存储器器件，包括：

衬底；

擦除栅极线、控制栅极线和源极线，在第一方向上平行地伸长，其中，所述擦除栅极线具有在所述第一方向上将所述擦除栅极线分为一对擦除栅极段的断口，其中，所述控制栅极线与所述擦除栅极线邻接，并且其中，所述源极线位于所述衬底中的所述擦除栅极线下面；

源极介电层，位于所述擦除栅极线和所述源极线之间；

主侧壁间隔件，位于所述擦除栅极段之间的中心处的所述源极介电层和所述源极线上面；以及

接触通孔，延伸穿过所述断口处的所述擦除栅极线和所述源极介电层并且与所述源极线电耦合。

2.根据权利要求1所述的存储器器件，其中，所述接触通孔与所述主侧壁间隔件和所述源极介电层间隔开。

3.根据权利要求1所述的存储器器件，其中，所述主侧壁间隔件具有至少部分地升高到所述衬底的最顶点之上的底面。

4.根据权利要求1所述的存储器器件，其中，所述主侧壁间隔件和所述源极介电层限定面向所述接触通孔的公共侧壁。

5.根据权利要求1所述的存储器器件，还包括：

蚀刻停止层(ESL)，在所述擦除栅极段之间的中心处具有U形轮廓，其中,所述U形轮廓横向地接触所述主侧壁间隔件。

6.根据权利要求1所述的存储器器件，还包括：

浮置栅极，位于所述线下面；以及

控制栅极侧壁间隔件，位于所述浮置栅极上面，并且将所述控制栅极线与所述主侧壁间隔件分隔开。

7.根据权利要求1所述的存储器器件，还包括:

硅化物层，位于所述接触通孔和所述源极线之间并且直接接触所述接触通孔和所述源极线。

8.根据权利要求7所述的存储器器件，其中，所述硅化物层的宽度为800-1100埃。

9.一种集成电路(IC)，包括：

衬底；

存储器阵列，包括多个单元，其中，所述多个单元包括源极条单元和一对控制栅极条单元；

擦除栅极线和源极线，部分地限定所述源极条单元并且在第一方向上平行地伸长，其中，所述源极线位于所述擦除栅极线下面，并且其中，所述擦除栅极线具有在所述第一方向上的第一断口；

第一控制栅极线、第二控制栅极线和一对选择栅极线，部分地限定所述控制栅极条单元并且在所述第一方向上平行地伸长，其中，所述选择栅极线位于所述第一控制栅极线和所述第二控制栅极线之间并且分别与所述第一控制栅极线和所述第二控制栅极线邻接，并且具有在所述第一方向上的第二断口，并且其中，所述第一控制栅极线具有在所述第二断口处朝向所述第二控制栅极线突出的焊盘；以及

沟槽隔离结构，位于所述第一控制栅极线和所述第二控制栅极线下面；

其中，所述衬底的顶面具有凹槽，所述凹槽具有环绕所述第二断口处的所述焊盘的U形顶部布局。

10.一种用于形成存储器器件的方法，所述方法包括：

形成平行地伸长的擦除栅极线和源极线，其中，所述源极线位于衬底中的所述擦除栅极线下面并且通过源极介电层与所述擦除栅极线分隔开；

对所述擦除栅极线执行第一蚀刻以形成延伸穿过所述擦除栅极线的第一开口，其中，所述第一蚀刻在第一掩模位于适当的位置的情况下执行，并且在所述源极介电层上停止；

穿过所述第一开口并且在所述第一掩模位于适当的位置的情况下对所述源极介电层执行第二蚀刻，以减薄所述第一开口处的所述源极介电层；

执行硅化物工艺以在所述第一开口处的所述源极线上形成硅化物层，其中，所述硅化物工艺包括第三蚀刻，所述第三蚀刻使所述第一开口延伸穿过所述源极介电层并且暴露所述源极线；以及

形成接触通孔，所述接触通孔延伸穿过所述擦除栅极线至所述硅化物层。