[发明专利]对集成电路进行ESD防护的方法

权利要求书

1.一种对集成电路进行ESD防护的方法，其特征在于，包括：

选用至少一ESD失效模型对各个类型的电源隔离结构分别进行ESD失效试验；

根据ESD失效试验结果获得ESD失效与电源系统分布电容的相关性；

基于所述ESD失效与电源系统分布电容的相关性，对所述集成电路中的电源隔离结构进行结构设计；

利用设计后的电源隔离结构对所述集成电路进行ESD防护。

2.如权利要求1所述的对集成电路进行ESD防护的方法，其特征在于，还包括如下步骤：

对已进行过ESD失效试验的电源隔离结构进行ESD失效机理分析。

3.如权利要求1所述的对集成电路进行ESD防护的方法，其特征在于，还包括如下步骤：

对ESD失效与电源系统分布电容的相关性进行SPICE模拟试验验证。

4.如权利要求1所述的对集成电路进行ESD防护的方法，其特征在于，所述ESD失效与电源系统分布电容的相关性为正相关。

5.如权利要求1所述的对集成电路进行ESD防护的方法，其特征在于，所述对所述集成电路中的电源隔离结构进行结构设计的过程如下：

获取电源隔离结构的击穿电压；

根据所述击穿电压制备对应结构的电源隔离结构。

6.如权利要求5所述的对集成电路进行ESD防护的方法，其特征在于，当所述电源隔离结构为电源钳，所述电源钳的击穿电压为1.2V时，制备的电源钳的改进之处在于：以普通工艺形成的硅化物作为聚合物门(Poly-gate)的侧壁。

7.如权利要求5所述的对集成电路进行ESD防护的方法，其特征在于，当所述电源隔离结构为电源钳，所述电源钳的击穿电压为3.3V时，制备的电源钳的改进之处在于：以普通工艺形成的硅化物作为聚合物门的侧壁，并去除附加于硅化物下的较低电阻上的ESD离子阻抗。

8.如权利要求6所述的对集成电路进行ESD防护的方法，其特征在于，所述电源钳的种类为GG-NMOS或MOS-FET。

9.如权利要求1～8中任一项所述的对集成电路进行ESD防护的方法，其特征在于，所述电源隔离结构的类型包括小尺寸、中尺寸和大尺寸，其中，将5个以下I/O单元数划分为小尺寸，将6-100个I/O单元数划分为中尺寸，将100个以上I/O单元数划分为大尺寸。

10.如权利要求1～8中任一项所述的对集成电路进行ESD防护的方法，其特征在于，所述ESD失效模型为MM模型、HBM模型或TLP模型。