[发明专利]制造半导体器件的方法

说明书

可以提供一种制造半导体器件的方法，该方法包括：准备包括晶片内部区域和晶片边缘区域的基板，该晶片内部区域包括芯片区域和划片槽区域；在基板上依次堆叠模制层和支撑层；在支撑层上形成第一掩模层，第一掩模层包括在晶片边缘区域上的第一台阶区域；在第一台阶区域上形成台阶差补偿图案；在第一掩模层和台阶差补偿图案上形成包括开口的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模依次蚀刻第一掩模层、支撑层和模制层以在至少模制层中形成多个孔。

技术领域

本公开涉及制造半导体器件的方法。

背景技术

由于其小尺寸、多功能和/或低成本的特性，半导体器件正被视为电子产业中的重要元件。随着电子产业的发展，对具有更高集成密度的半导体器件的需求不断增长。为了增大半导体器件的集成密度，期望减小构成半导体器件的图案的线宽。然而，减小图案的线宽需要新的且昂贵的曝光技术，因此难以增大半导体器件的集成密度。因此，正在积极地进行用于增大半导体器件的集成密度的新技术的各种研究。

发明内容

本发明构思的一些示例实施方式提供了提高在制造半导体器件的工艺中的生产率的方法。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法包括：准备包括晶片内部区域和晶片边缘区域的基板，该晶片内部区域包括芯片区域和划片槽区域；在基板上依次堆叠模制层和支撑层；在支撑层上形成第一掩模层，第一掩模层包括在晶片边缘区域上的第一台阶区域；在第一台阶区域上形成台阶差补偿图案；在第一掩模层和台阶差补偿图案上形成包括开口的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模依次蚀刻第一掩模层、支撑层和模制层以在至少模制层中形成多个孔。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法包括：准备包括晶片内部区域和晶片边缘区域的基板；在基板上依次堆叠模制层和支撑层；在支撑层上形成第一掩模层，第一掩模层包括在晶片边缘区域上的第一台阶区域；形成台阶差补偿图案以填充第一掩模层的第一台阶区域并暴露晶片内部区域上的第一掩模层的顶表面；在第一掩模层上和在台阶差补偿图案上形成第二掩模图案，第二掩模图案包括开口；以及使用第二掩模图案作为蚀刻掩模依次蚀刻第一掩模层、支撑层和模制层以在至少模制层中形成多个孔。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法包括：准备包括晶片内部区域和晶片边缘区域的基板，该晶片内部区域包括芯片区域和划片槽区域；在基板上依次堆叠模制层、支撑层和第一掩模层；去除第一掩模层的在晶片边缘区域上的部分以在第一掩模层中形成第一台阶区域；在第一掩模层上形成平坦化掩模层，该平坦化掩模层填充第一台阶区域，该平坦化掩模层的顶表面在晶片内部区域和晶片边缘区域中具有相同的高度；在平坦化掩模层上形成具有开口的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模依次蚀刻平坦化掩模层、第一掩模层、支撑层和模制层，以在至少模制层中形成孔。

附图说明

从以下结合附图的简要描述，示例实施方式将被更清楚地理解。附图表示如这里所述的非限制性的示例实施方式。

图1是根据本发明构思的一示例实施方式的晶片的平面图。

图2A、图3至图10、图11A、图12、图13、图14A和图15至图18是与图1的线IIA-IIA'对应的剖视图，以依次示出根据本发明构思的一示例实施方式的制造半导体器件的工艺。

图2B是图2A的部分“IIB”的放大剖视图。

图11B是图11A的部分“XIB”的放大剖视图。

图14B是示出图14A的芯片区域的平面图。图14A所示的芯片区域也对应于沿着图14B的线XIVA-XIVA'截取的垂直剖面。

图19至图21是与图1的线IIA-IIA'对应的剖视图，依次示出根据本发明构思的一示例实施方式的制造半导体器件的方法。