[发明专利]一种芯片的静电感应破坏测试方法

说明书

本发明提出了一种芯片的静电感应破坏测试方法。静电感应破坏测试时，被测芯片放在不锈钢工作台上，被测芯片衬底面向静电电子枪枪头，保证静电感应破坏测试时产生的静电场穿过芯片器件层。当被测芯片衬底的最外面覆盖金属片时，静电电子枪的枪头直接接触金属片，进行放电测试；当被测芯片衬底最外面覆盖绝缘层时，静电电子枪的枪头直接接触绝缘层，进行放电测试；当被测芯片衬底外面的绝缘层被去除，露出贴片胶时，静电电子枪的枪头直接接触贴片胶，进行放电测试；当被测芯片背面完全露出衬底时，静电电子枪的枪头直接接触芯片衬底，进行放电测试。

技术领域

本发明涉及一种芯片的静电感应破坏测试方法。

背景技术

芯片的静电测试评价测试模型有人体放电模型（HBM）、机器模型（MM）、充电器件模型（CDM）和感应放电模型（FICDM），四种测试模型都是针对芯片管脚进行接触式静电测试。除了接触静电放电破坏，芯片还会被静电感应破坏，因此，还需要对芯片进行静电感应破坏测试来评价芯片对静电感应破坏的耐受力。一般，进行静电感应破坏评价测试时，会根据芯片最终形态产品大小进行区别测试，芯片最终形态产品尺寸比较小时，使用静电电子枪直接对芯片最终形态产品进行空气放电测试；芯片最终形态产品比较大，先划分成若干小的区域，然后使用静电电子枪对芯片最终形态产品每个区域分别进行多次空气放电。另外，芯片在生产、封装和实际使用过程的各个阶段，都会存在静电感应放电，光对芯片最终形态产品进行静电感应放电测试是不够的，这不能完全反映产品在生产和使用的各个阶段的静电感应破坏耐受力。另外，静电感应破坏测试时，从芯片正面、侧面、背面以及芯片临近的地方施加静电感应，破坏效果完全不同，因此，基于最佳的测试效果，静电感应破坏测试需要规定在特定的位置进行测试。

发明内容

为了达到最佳的测试效果，同时根据芯片生产、封装和使用的各个环节静电感应破坏特点，本发明提出一种针对芯片的静电感应破坏测试评价新方法。

芯片的结构大体上分为器件层和金属层，金属层在芯片的表面，器件层在金属层的下面，芯片背面是衬底。当出现静电感应破坏时，是因为静电场穿过器件层时对芯片器件部分产生了破坏。在静电感应破坏测试时，要保证静电场穿过器件层，因而测试时，被测芯片的衬底要面向静电电子枪枪头，静电电子枪的枪头对准芯片衬底进行放电测试，在芯片金属层和静电电子枪的枪头之间形成静电场。反之，如果静电电子枪的枪头对准芯片表面的方向，此时芯片器件层在芯片金属层外，静电感应破坏产生的静电场不会穿过器件层。为了保证静电感应破坏测试效果，在静电感应破坏测试时，被测芯片衬底必须面向静电电子枪枪头，静电电子枪的枪头对准芯片衬底进行放电测试，这样保证静电感应破坏测试产生的静电场穿过器件层。

芯片在生产、封装和实际使用过程的各个阶段，产品形态是不同的，当芯片处于wafer状态时，衬底是裸露的，当芯片进行封装时，外面包裹了一层绝缘塑封料。当芯片处于最终产品形态时，除了外面包裹一层绝缘体外，部分芯片还在衬底最外面包有金属层用于散热或者作为载体使用。因此，静电感应破坏测试要根据芯片在封装、生产和实际使用过程的各个阶段的形态分别测试，才能真正反映芯片在封装、生产和实际使用过程的各个阶段的抗静电感应破坏能力。

本发明提出，静电感应破坏测试时，被测芯片放在不锈钢工作台上，被测芯片衬底要面向静电电子枪枪头，以此保证放电测试时产生的静电场穿过芯片器件层。

当被测芯片衬底最外面覆盖金属片时，静电电子枪的枪头直接接触金属片，进行放电测试；当被测芯片衬底最外面覆盖绝缘层时，静电电子枪的枪头直接接触绝缘层，进行放电测试；当被测芯片衬底外面的绝缘层被去除，露出贴片胶时，静电电子枪的枪头直接接触贴片胶，进行放电测试；当被测芯片背面完全露出衬底时，静电电子枪的枪头直接接触芯片衬底，进行放电测试。

附图说明

图1 针对芯片衬底金属片进行放电的静电感应测试示意图

图2 针对芯片包裹的绝缘体放电的静电感应测试示意图

图3 针对芯片背面贴片胶放电的静电感应测试示意图