[发明专利]DDR物理层地址命令路径的内建自测试方法及测试系统

说明书

本发明提供了一种DDR物理层地址命令路径的内建自测试方法，包括向地址命令路径发送测试向量，同时向时钟信号路径发送时钟信号；通过环回的时钟信号对环回的测试向量进行采样；将采样到的数据与向地址命令路径发送测试向量进行比较，以完成对DDR物理层地址命令路径的测试。所述DDR物理层地址命令路径的内建自测试方法中，向地址命令路径发送测试向量，同时向时钟信号路径发送时钟信号，通过环回的时钟信号对环回的测试向量进行采样，使得地址命令路径通路与数据通路在自测时用相同的路径，大大简化了设计的复杂度。本发明还提供了一种用于实现DDR物理层地址命令路径的内建自测试方法的测试系统。

技术领域

本发明涉及DDR物理层地址命令路径测试技术领域，尤其涉及一种DDR物理层地址命令路径的内建自测试方法及测试系统。

背景技术

内建自测(Built-in SelfTest，BIST)技术可以实现自我测试，从而减少对自动化测试设备(Automatic Test Equipment，ATE)的需求，从而降低器件测试对ATE的依赖程度，从而降低测试成本，提高错误覆盖率，缩短测试所需时间，以及独立测试的能力

在双倍速率(Double Data Rate，DDR)物理层中，数据通路读写是双向的，所以在BIST环回时所用的数据通路就是读路径，然而地址命令通路是单向的，所以在BIST环回时不需要经过度路径的处理直接环回与期望的测试向量进行比较。但这种数据通路和地址命令通路都环回都是各自独立的，设计比较麻烦，且地址命令通路和数据通路不能复用。

公开号为CN110800060A的中国发明专利公开了一种双倍数据速率同步动态随机存取存储器(“DDR SDRAM”)数据选通信号校准，在设备中对在SDRAM数据选通(“DQS”)信号和数据(“DQ”)信号之间的相位偏移进行校准时，对数据信号驱动器电路阻抗进行调整以在执行系统级存储器测试时削弱DQ信号通道上的阻抗匹配。在存储器测试期间，相位偏移会逐步通过范围，并针对每个测试确定错误计数。存储器测试可以仿真设备的任务模式操作。在存储器测试之后，确定与最低错误计数相对应的最佳相位偏移。在设备的后续任务模式操作中，DQS信号可以关于DQ信号延迟与最佳相位偏移相对应的值。其数据通路和地址命令通路都环回都是各自独立的，设计比较麻烦，且地址命令通路和数据通路不能复用。

公开号为CN1269041C的中国发明专利公开了一种半导体集成电路和存储器测试方法，即使半导体集成电路的BIST电路的工作速度受到限制，也能够在存储器的实际工作速度下测试高速存储器的半导体集成电路。为了测试工作在第一时钟下的存储器，集成电路具有工作在第二时钟下用于生成测试数据的第一测试模式生成部分和工作在与第二时钟反相的第三时钟下用于生成测试数据的第二测试模式生成部分。此外，集成电路具有测试数据选择部分，用于根据第二时钟的信号值选择输出分别由第一测试模式生成部分输出的测试数据或第二测试模式生成部分输出的测试数据中的一个，从而将选中的测试数据作为测试数据输入到存储器中。第二时钟的频率是第一时钟频率的一半。其数据通路和地址命令通路都环回都是各自独立的，设计比较麻烦，且地址命令通路和数据通路不能复用。

因此，有必要提供一种新型的DDR物理层地址命令路径的内建自测试方法及测试系统以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种DDR物理层地址命令路径的内建自测试方法及测试系统，使得地址命令路径通路与数据通路在自测时用相同的路径，大大简化了设计的复杂度。

为实现上述目的，本发明的所述DDR物理层地址命令路径的内建自测试方法，包括以下步骤：

S1：向地址命令路径发送测试向量，同时向时钟信号路径发送时钟信号；

S2：通过环回的时钟信号对环回的测试向量进行采样；

S3：将采样到的数据与向地址命令路径发送测试向量进行比较，以完成对DDR物理层地址命令路径的测试。