[发明专利]基于RAM总线的Turbo译码存储方法及装置和译码器

说明书

本发明提供一种基于RAM总线的Turbo译码存储方法，在不损失性能和速度的情况下，节省Turbo译码的硬件开销；包括：1)设置第一随机存取存储器ram1，接收总线数据；2)设置第二随机存取存储器ram2；从总线上接收一组数据后，进行解复用，把信息位存储到第二随机存取存储器ram2中；3)将解复用后的校验位存储到第一随机存取存储器ram1中，重复利用ram1；4)将译码输出的译码结果也存储到第一随机存取存储器ram1中，再重复利用ram1。本发明还提供采用所述存储方法的Turbo译码存储装置及译码器。

技术领域

本发明涉及数字通信技术领域，特别是涉及一种基于RAM总线的Turbo译码存储方法及装置和译码器。

背景技术

Turbo码是近年来通信系统领域中纠错编码领域的重大突破，它以其接近shannon限的优越性能博得众多学者的青睐。Turbo码的最大特点在于它通过在译码器中交织器和解交织器的使用，有效地实现了随机性译码的思想，通过分量码的并行级联，或通过内码和外码的串行级联，或混合级联，实现了通过短码(分量码)构造长码(Turbo码)的方法；在接收端，分量码采用的是最优的最大后验概率译码算法，同时通过迭代过程可使译码性能接近最大似然译码，达到了接近shannon理论极限的性能。在数字通信领域中，Turbo码在各种标准中被普遍作为高速数据业务的信道编码方式，在卫星导航系统中采用Turbo码作为数据业务的信道编码。Turbo编码器一般采用由约束长度为4，生成多项式为(15,13,17)₈，码率即可兼容1/4、3/4、1/2等RSC编码器通过一个交织器并行级联而成，如图1所示，为提高性能，对2个编码器分别附加3个尾比特使编码器的最终状态为全0，在Turbo编码器中交织器的作用是将信息序列中的比特顺序重置。相应的，Turbo译码器由解复用、两个SISO(softin soft out，软输入软输出)分量译码器、硬判决器、交织器和解交织器构成，如图2所示。译码过程为先把接收的数据解复用，分成信息位、校验位A、校验位B、校验位A’、校验位B’；两个分量译码器之间相互迭代的译码过程，最后通过硬判决得到译码输出。译码器采用反馈迭代结构，每级译码模块除了交织器、解交织器外主要包括两个级联的分量译码器；一个分量译码器的输出的外部信息经过交织器(解交织器)作为另一个分量译码器的先验信息输入，形成迭代译码，当达到指定的迭代次数或满足迭代停止条件时停止迭代，迭代停止后，根据第二个译码器输出的似然值，经过解交织器后进行硬判决，作为输入信息序列的Turbo译码输出结果。Turbo码译码是一个复杂的过程，因为除了算法本身复杂外，还有两个主要的原因，一个是大存储量空间要求；一个是数据的吞吐量。

传统的Turbo译码存储方法如图3所示。从总线上接收数据，储存到ram1中，把ram1的数据解复用，得到信息位、校验位A、校验位B、校验位A'、校验位B'，分别存储到ram2、ram3、ram4、ram5、ram6中，译码器1读取ram2的信息位、ram3和ram4的校验位以及从ram7中读取外部信息作为本译码器的先验信息进行译码，得到似然值，用似然值减去先验信息和信息位得到外部信息存储到ram7，然后从ram2、ram7经过交织器提取信息位和先验信息并从ram5、ram6中读取校验位送到译码器2进行译码，得到似然值，似然值经过解交织器和门限值进行比较，得到判决结果存储到ram8中，似然值减去先验信息和信息位得到外部信息存储到ram7中。这样完成一次迭代译码与存储。

从上面的储存方法来看，系统需要开辟大量的储存空间，来储存中间变量。因此，有必要提出一种新的数据存储方案，以解决现有系统中数据存储占用大量存储空间的问题。

发明内容

根据现有技术存在的问题，本发明提供一种基于RAM总线的Turbo译码存储方法，在不损失性能和速度的情况下，节省Turbo译码的硬件开销；本发明还提供采用所述存储方法的Turbo译码存储装置及译码器。

本发明的技术方案是：

1.一种基于RAM总线的Turbo译码存储方法，其特征在于，包括以下步骤：