[发明专利]非易失性存储器设备和存储系统

说明书

一种非易失性存储器设备包括：存储器单元阵列，该存储器单元阵列包括多个单元串，单元串中的至少一个包括在与基板的表面垂直的方向上堆叠的多个存储器单元，存储器单元中的至少一个是存储至少三个比特的多层级单元；以及控制逻辑电路，被配置为控制页缓冲器以利用一个读取电压来读取存储器单元的快速读取页以及存储器单元的至少两个正常读取页利用相同数量的读取电压来读取。

相关申请的交叉引用

本申请要求在2019年8月21日在韩国知识产权局提交的第10-2019-0102178号韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本发明构思涉及一种非易失性存储器设备。

背景技术

半导体存储器可以被分类为易失性存储器设备或非易失性存储器设备。在缺乏电力的情况下，易失性存储器设备丢失存储于其中的数据。易失性存储器设备的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。即使在缺乏电力的情况下，非易失性存储器设备也保留(retain)存储于其中的数据。非易失性存储器设备的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器设备、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、以及铁电RAM(FRAM)。

使用各种编程技术来增加每存储器单元要存储的数据比特的数量。然而，要求以单层级单元(SLC)编程方案对某些数据进行编程以维持其可靠性。然而，当对整个存储块(memory block)执行SLC编程时，即使保证了数据可靠性，也存在存储空间的损失。

发明内容

本发明构思的示例性实施例提供一种非易失性存储器设备，该设备包括：存储器单元阵列，该存储器单元阵列包括多个单元串，单元串中的至少一个包括在与基板的表面垂直的方向上堆叠的多个存储器单元，存储器单元中的至少一个是存储至少三个比特的多层级单元；以及控制逻辑电路，被配置为控制页缓冲器以利用一个读取电压来读取存储器单元的快速读取页以及存储器单元的至少两个正常读取页利用相同数量的读取电压来读取。

本发明构思的示例性实施例提供一种包括存储器控制器和非易失性存储器设备的存储设备的操作方法，所述方法包括：接收用于从非易失性存储器设备的快速读取页读取数据的命令；以及通过数据线向存储器控制器提供从快速读取页读取的数据，其中，利用一个读取电压来读取快速读取页，其中，非易失性存储器设备包括多个单元串，单元串中的至少一个包括在与基板的表面垂直的方向上堆叠的多个存储器单元，存储器单元中的至少一个是存储至少三个比特的多层级单元。

本发明构思的示例性实施例提供一种存储系统，该存储系统包括：存储设备，该存储设备与外部设备交换信号，其中，该存储设备包括存储器控制器和多个非易失性存储器，其中，该存储器中的至少一个包括：存储器单元阵列，该存储器单元阵列包括在与基板的表面垂直的方向上堆叠的多个存储器单元；以及控制逻辑电路，被配置为控制页缓冲器以利用一个读取电压来读取存储器单元的快速读取页以及存储器单元的至少两个正常读取页利用相同数量的读取电压来读取。

本发明构思的示例性实施例提供一种存储器设备，该存储器设备包括：存储器控制器；以及连接到该存储器控制器的非易失性存储器设备，其中，存储器控制器被配置为对非易失性存储器设备执行读取操作，使得利用一个读取电压来读取非易失性存储器设备的快速读取页以及非易失性存储器设备的至少两个正常读取页利用相同数量的读取电压来读取。

附图说明

通过参考附图详细地描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得更明显。

图1示出根据本发明构思的示例性实施例的存储设备。

图2示出图1中示出的存储器控制器。