[发明专利]芯片走线延时内建检测电路和检测方法

权利要求书

1.芯片走线延时内建检测电路，其特征在于，包括下述部分：

采样时钟电路，其输出端接与门的第一输入端；

脉冲发生电路，其输出端接与门的第二输入端，其脉冲宽度为W；

计数器2(104)，其输入端接与门的输出端；

所述采样时钟电路的时钟周期控制部分包括走线时延部分和固有时延部分，采样时钟电路的时钟周期为T，走线时延部分的时延为X，固有时延部分的时延为T0，满足T＝T0+X，并且WN*T，N为大于1的整数；

所述脉冲发生电路由计数器1(105)、比较器(106)和D触发器(107)组成，计数器1(105)的输入端作为参考时钟输入端，输出端接比较器(106)的第一输入端，比较器(106)的第二输入端作为脉宽设置端，比较器(106)的输出端接D触发器(107)的Rst端，D触发器(107)的D端接高电平，时钟端接使能信号，Q端作为脉冲发生电路的输出端，Q端还与计数器1(105)的复位端连接。

2.如权利要求1所述的芯片走线延时内建检测电路，其特征在于，所述采样时钟电路为环形振荡器，所述固有时延部分为反相器组。

3.采用权利要求1所述的芯片走线延时内建检测电路的芯片走线延时内建检测方法，其特征在于，包括下述步骤：

1)产生宽度为W的脉冲信号；

2)产生周期为T的采样时钟信号，所述采样时钟信号的周期为走线时延部分的时延与固有时延部分的时延的叠加；

3)利用步骤2)的采样时钟信号对步骤1)的脉冲信号进行采样，并对采样结果计数；

4)通过采样计数计算得到延时时钟信号的周期T；

5)依据T值、走线时延部分的时延、固有时延部分的时延三者的线性关系计算走线时延部分的时延。

4.如权利要求3所述的芯片走线延时内建检测方法，其特征在于，所述步骤2)中，采样时钟信号由环形振荡器产生，其周期与走线时延部分的时延构成线性相关。