[发明专利]高压集成电路及其制造方法

权利要求书

1.一种高压集成电路，包括：

衬底；

N型埋层，位于所述衬底上；

外延层，位于所述衬底和所述N型埋层上；

高压N型阱，位于所述外延层中；

多个场氧化层，位于所述外延层和所述高压N型阱中；

多个低压N型阱和多个低压P型阱，位于所述外延层和所述高压N型阱中；以及

位于所述外延层中的高压LDMOS器件，高压岛及CMOS器件，

其中，所述高压LDMOS器件，高压岛及CMOS器件之间由深槽隔离结构隔开。

2.根据权利要求1所述的高压集成电路，其中，所述深槽隔离结构贯穿所述外延层和所述N型埋层，所述深槽隔离结构延伸至所述衬底中。

3.根据权利要求2所述的高压集成电路，其中，所述深槽隔离结构包括介质层和位于所述介质层中的空腔。

4.根据权利要求1所述的高压集成电路，其中，所述深槽隔离结构的深度范围包括10～30um，所述深槽隔离结构的宽度范围包括1.0～3.0um。

5.根据权利要求1所述的高压集成电路，其中，所述深槽隔离结构的深宽比包括5：1～20：1。

6.根据权利要求3所述的高压集成电路，其中，所述深槽隔离结构中的所述空腔的顶部距离所述外延层的表面的距离包括0.5～1.5um。

7.根据权利要求1所述的高压集成电路，其中，还包括P型埋层，位于所述衬底中，并且围绕所述深槽隔离结构的底部。

8.根据权利要求1所述的高压集成电路，其中，所述衬底为P型衬底，所述外延层为P型外延层。

9.根据权利要求8所述的高压集成电路，其中，所述P型外延层的厚度包括5～7um。

10.根据权利要求1所述的高压集成电路，其中，还包括：

多个栅极结构，位于所述高压N型阱上。

11.根据权利要求10所述的高压集成电路，其中，所述栅极结构包括栅氧化层和多晶硅层。

12.根据权利要求11所述的高压集成电路，其中，所述多晶硅层的掺杂剂量包括1.0E13～1.0E14/cm²。

13.根据权利要求10所述的高压集成电路，其中，还包括：

多个欧姆接触区，位于所述低压N型阱和所述低压P型阱中；

绝缘层，位于所述多个栅极结构和所述多个欧姆接触区上；

多个金属电极，贯穿所述绝缘层并分别与所述欧姆接触区或所述栅极结构接触。

14.根据权利要求1所述的高压集成电路，其中，还包括：

位于所述外延层中的中压HVCMOS器件、双极型器件、二极管器件，所述中压HVCMOS器件、所述双极型器件和所述二极管器件由所述深槽隔离结构隔开。

15.根据权利要求1-14中任一项所述的高压集成电路，其中，所述高压集成电路用于栅极驱动。

16.一种高压集成电路的制造方法，包括：

在衬底上通过光刻注入形成N型埋层；

在所述衬底和所述N型埋层上形成外延层；

形成多个深槽隔离结构，所述深槽隔离结构贯穿所述外延层、所述N型埋层延伸至所述衬底中；

在所述外延层中形成高压N型阱；

在所述外延层和所述高压N型阱中形成多个场氧化层；

在所述外延层和所述高压N型阱中形成多个低压N型阱和多个低压P型阱；以及

在所述高压N型阱上形成多个栅极结构。