[发明专利]用于芯片的测试的方法、设备、存储介质和相应的芯片

权利要求书

1.一种用于芯片的测试的方法，所述芯片包括运算模块，所述方法包括：

经由所述芯片的第一管脚，接收指示所述运算模块的测试类型的测试控制信号；

基于所述测试控制信号所指示的所述测试类型，经由控制器，

利用第一测试向量对所述运算模块执行第一测试；或者

利用第二测试向量对所述运算模块执行第二测试，

其中所述第一测试是对所述运算模块的存储器进行的测试，所述第二测试是对所述运算模块的功能逻辑进行的测试，并且

其中所述控制器包括测试控制逻辑和时钟控制模块，所述时钟控制模块被配置为接收外部时钟信号或者生成内部时钟信号并且包括：

片上时钟，用于生成所述内部时钟信号，并将所述内部时钟信号输出至多路复用器的第一输入端以及第一时钟开关的第一输入端；

所述多路复用器，所述多路复用器的所述第一输入端耦接至所述片上时钟的输出端以接收来自所述片上时钟的所述内部时钟信号，所述多路复用器的第二输入端被配置为接收所述外部时钟信号，所述多路复用器被配置为根据来自所述测试控制逻辑的时钟选择信号，来选择输出所述内部时钟信号或所述外部时钟信号，所述多路复用器的输出端耦接至第二时钟开关的第一输入端；

或门，所述或门的第一输入端被配置为接收来自所述测试控制逻辑的存储器测试信号，所述或门的第二输入端被配置为接收来自所述测试控制逻辑的功能逻辑测试信号，所述或门的输出端耦接至所述第二时钟开关的第二输入端；

所述第一时钟开关，所述第一时钟开关的第一输入端耦接至所述片上时钟的输出端以接收来自所述片上时钟的所述内部时钟信号，所述第一时钟开关的第二输入端被配置为接收来自所述测试控制逻辑的所述存储器测试信号的反向信号，所述第一时钟开关的输出端被配置为输出第二时钟信号，以用于执行所述第二测试；以及

所述第二时钟开关，所述第二时钟开关的所述第一输入端耦接至所述多路复用器的输出端，所述第二时钟开关的所述第二输入端耦接至所述或门的输出端，所述第二时钟开关的输出端被配置为输出第一时钟信号，以用于执行所述第一测试，

所述测试控制逻辑被配置为：

响应于所述测试类型为所述第一测试，将所述存储器测试信号输出至所述时钟控制模块；以及

响应于所述测试类型为所述第二测试，将所述功能逻辑测试信号输出至所述时钟控制模块；以及

所述时钟控制模块被配置为：

响应于从所述测试控制逻辑接收到所述功能逻辑测试信号，将所述第一时钟信号输入所述运算模块；以及

响应于从所述测试控制逻辑接收到所述存储器测试信号，将所述第二时钟信号输入所述运算模块。

2.根据权利要求1所述的方法，还包括：

经由所述芯片的第二管脚，接收用于所述第一测试的所述第一测试向量；或者

经由所述第二管脚，接收用于所述第二测试的所述第二测试向量。

3.根据权利要求2所述的方法，其中所述第一管脚和所述第二管脚是所述芯片的同一个管脚。

4.根据权利要求1所述的方法，其中所述第一时钟信号是外部时钟信号或者所述芯片的内部时钟信号，以及所述第二时钟信号是所述芯片的所述内部时钟信号。

5.根据权利要求1所述的方法，其中所述芯片包括多个运算模块，所述方法还包括：

根据准则，将所述多个运算模块中的两个以上的运算模块划分为一个或多个运算模块组，

其中，对所述运算模块执行所述第一测试包括：对所述运算模块组中的每个运算模块的所述存储器进行测试；

或者

对所述运算模块执行所述第二测试包括：对所述运算模块组中的每个运算模块的所述功能逻辑进行测试。

6.根据权利要求5所述的方法，其中所述准则为所述运算模块组中的每个运算模块具有相同的属性或功能逻辑。