[发明专利]半导体器件及其形成方法

说明书

本申请公开了半导体器件及其形成方法。一种半导体器件包括衬底、有源区域、隔离结构、第一金属线、栅极结构、源极/漏极区域、源极/漏极接触件和第二金属线。有源区域从衬底的顶表面突出。隔离结构在衬底之上并且横向围绕有源区域。第一金属线在隔离结构中。栅极结构在有源区域之上。源极/漏极区域在有源区域中。源极/漏极接触件在有源区域之上并且电连接到源极/漏极区域。第二金属线在栅极结构和源极/漏极接触件之上，其中，第二金属线与第一金属线垂直地重叠。

技术领域

本公开总体涉及半导体器件及其形成方法。

背景技术

半导体集成电路(IC)产业经历了快速增长。IC材料和设计的技术进步已经产生了几代IC。每一代都比上一代具有更小、更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性。

在IC发展的过程中，功能密度(即每芯片区域的互连器件的数量)通常增加，而几何尺寸(即可以使用制造工艺创建的最小组件(或线))减少。这种缩小过程通常通过提高生产效率并降低相关成本来提供收益。

然而，由于特征尺寸持续减小，制造工艺持续变得更加难以执行。因此，以越来越小的尺寸形成可靠的半导体器件是一个挑战。

发明内容

根据本公开的一方面，提供了一种半导体器件，包括：衬底；有源区域，从所述衬底的顶表面突出；隔离结构，在所述衬底之上并且横向围绕所述有源区域；第一金属线，在所述隔离结构中；栅极结构，在所述有源区域之上；源极/漏极区域，在所述有源区域中；源极/漏极接触件，在所述有源区域之上并且电连接到所述源极/漏极区域；以及第二金属线，在所述栅极结构和所述源极/漏极接触件之上，其中，所述第二金属线与所述第一金属线垂直地重叠。

根据本公开的另一方面，提供了一种半导体器件，包括：衬底；第一金属线，在所述衬底之上，其中，所述第一金属线的底表面与所述衬底的顶表面间隔开；第一导电通孔和第二导电通孔，在所述衬底和所述第一金属线之上，其中，所述第一导电通孔和所述第二导电通孔与所述第一金属线接触；多个栅极结构，在所述衬底以及所述第一导电通孔和所述第二导电通孔之上；多个源极/漏极区域，在所述衬底以及所述第一导电通孔和所述第二导电通孔之上，其中，所述源极/漏极区域分别在所述栅极结构中的每一个栅极结构的相反侧；以及多个源极/漏极接触件，在所述衬底之，其中，所述源极/漏极接触件与所述栅极结构相邻并分别覆盖在所述源极/漏极区域上。

根据本公开的又一方面，提供了一种用于形成半导体器件的方法，包括：形成从衬底的顶表面突出的有源区域；在所述衬底之上并横向围绕所述有源区域形成第一电介质层；在所述第一电介质层之上形成第一金属线；在所述衬底之上并覆盖所述第一金属线形成第二电介质层；对所述第二电介质层进行图案化以在所述第二电介质层中形成开口，其中，所述开口暴露所述第一金属线的顶表面；在所述开口中形成第一导电通孔；在所述有源区域之上形成栅极结构；以及在所述有源区域中的源极/漏极区域之上形成源极/漏极接触件。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1A至图10C示出了根据本公开的一些实施例的制造半导体器件的各个阶段中的方法。

图11A至图11C示出了根据本公开的一些实施例的半导体器件。

图12A和图12B是根据本公开的一些实施例的制造存储器器件的方法。

图13A至图17B示出了根据本公开的一些实施例的制造半导体器件的各个阶段中的方法。

具体实施方式