[发明专利]图像传感器、地址解码器以及图像处理系统

说明书

一种图像传感器，包括：像素阵列，包括被布置成矩阵并分别生成像素信号的像素；行驱动器，逐行驱动多个像素；定时发生器，生成时钟信号和地址信号；列驱动器，响应于时钟信号和地址信号生成顺序激活的多个列选择信号；以及列阵列，通过多个列线接收像素信号，对像素信号执行模数转换，以及通过输出缓冲器顺序输出像素数据值。列驱动器可以包括：时钟树，包括第一延迟元件和第二延迟元件，以生成多个延迟时钟信号；以及解码电路，生成多个列选择信号。

相关申请的交叉引用

本申请要求于2019年9月2日在韩国知识产权局提交的韩国专利申请No.10-2019-0108472的优先权，其公开内容通过引用整体并入本文中。

技术领域

实施例涉及图像传感器、包括时钟树的地址解码器以及包括该图像传感器的图像处理系统。

背景技术

图像传感器是捕获图像(例如，对象的二维或三维图像)的器件。图像传感器可以使用根据从对象反射的光的强度进行反应的光电转换元件来感测光，并且可以基于感测到的光来生成图像数据。

发明内容

实施例涉及一种图像传感器，包括：像素阵列，包括被布置成矩阵并分别生成像素信号的多个像素；行驱动器，被配置为逐行驱动多个像素；定时发生器，被配置为生成时钟信号和地址信号；列驱动器，被配置为响应于时钟信号和地址信号生成顺序激活的多个列选择信号；以及列阵列，被配置为通过多个列线接收像素信号，对像素信号执行模数转换，并通过输出缓冲器顺序输出像素数据值。列驱动器可以包括：时钟树，包括多个第一延迟元件和第二延迟元件，多个第一延迟元件响应于时钟信号输出各自被划分为至少两个信号的第一延迟信号，多个第二延迟元件接收第一延迟信号并输出各自被划分为至少两个信号的第二延迟信号，时钟树被配置为响应于第二延迟信号而生成多个延迟时钟信号；以及解码电路，被配置为响应于地址信号和多个延迟时钟信号而生成多个列选择信号。可以响应于基于地址信号生成的多个时钟启用信号中的至少一个时钟启用信号，激活多个第一延迟元件和多个第二延迟元件中的至少一个延迟元件。

实施例还涉及一种地址解码器，包括：列阵列，列阵列包括多个列电路，多个列电路被配置为：通过列线接收从被布置为矩阵的多个单位单元中的每一个单位单元输出的单元信号，对单元信号执行模数转换，并将从单元信号转换的数字值存储在存储器中，列阵列通过输出缓冲器顺序输出所存储的数字值；以及列驱动器，被配置为生成用于控制数字值顺序输出的列选择信号。列驱动器可以包括：时钟树，包括多个第一延迟元件和多个第二延迟元件，多个第一延迟元件响应于接收的时钟信号输出被划分为至少两个信号的第一延迟信号，多个第二延迟元件接收第一延迟信号并输出被划分为至少两个信号的第二延迟信号，时钟树被配置为响应于第二延迟信号而生成多个延迟时钟信号；以及解码电路，被配置为响应于多个延迟时钟信号而输出用于顺序选择多个列电路的多个列选择信号。可以响应于基于用于选择多个列电路的地址信号而生成的多个时钟启用信号中的至少一个时钟启用信号，顺序地激活多个第一延迟元件和多个第二延迟元件中的至少一个延迟元件。

实施例还涉及一种图像处理系统，包括：图像传感器，被配置为感测光信号；以及图像处理器，被配置为控制图像传感器并处理从图像传感器输出的图像数据。图像传感器可以包括：像素阵列，包括被布置成矩阵且分别生成像素信号的多个像素；列驱动器，被配置为响应于时钟信号和地址信号生成顺序激活的多个列选择信号；以及列阵列，被配置为：通过多个列线从多个像素接收多个像素信号，通过对多个像素信号执行模数转换来生成多个像素数据值，并通过输出缓冲器顺序输出多个像素数据值。列驱动器可以包括：时钟树，被配置为通过使用多个延迟元件响应于时钟信号而生成多个延迟时钟信号；以及解码电路，被配置为响应于地址信号和多个延迟时钟信号而生成多个列选择信号。可以响应于基于地址信号生成的多个时钟启用信号中的至少一个时钟启用信号，顺序地激活多个延迟元件。

附图说明

通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得清楚，在附图中：

图1是根据示例实施例的图像传感器的框图；