[发明专利]半导体器件及半导体封装件

说明书

提供了一种半导体器件及半导体封装件。所述半导体器件包括具有有源表面的半导体衬底，半导体元件设置在所述有源表面上。层间绝缘膜设置在所述半导体衬底上。第一通路结构穿过所述半导体衬底。所述第一通路结构具有第一直径。第二通路结构穿过所述半导体衬底。所述第二通路结构具有大于所述第一直径的第二直径。所述第一通路结构具有与所述层间绝缘膜接触的台阶部分。

相关申请的交叉引用

本申请要求于2019年7月19日在韩国知识产权局提交的韩国权利申请No.10-2019-0087761的权益和优先权，所述韩国专利申请的公开内容通过引用整体包含于此。

技术领域

本公开涉及半导体器件及半导体封装件，更具体地，涉及以高速处理数据并且具有低功耗的半导体器件及半导体封装件。

背景技术

随着多个半导体芯片水平地堆叠并一起安装在一个半导体封装件中的三维(3D)封装件的蓬勃发展，形成通过衬底或裸片的竖直电连接的硅通路(TSV)技术越来越受欢迎。

发明内容

根据本发明构思的一方面，一种半导体器件包括具有有源表面的半导体衬底，半导体元件设置在所述有源表面上。层间绝缘膜设置在所述半导体衬底上。第一通路结构被构造为穿过所述半导体衬底。所述第一通路结构具有第一直径。第二通路结构被构造为穿过所述半导体衬底。所述第二通路结构具有大于所述第一直径的第二直径。所述第一通路结构包括：头部分，所述头部分在平行于所述半导体衬底的上表面的方向上具有第一宽度。主体部分在平行于所述半导体衬底的所述上表面的所述方向上具有第二宽度。所述第二宽度小于所述第一宽度。在所述头部分与所述主体部分之间，台阶部分与所述层间绝缘膜接触。所述头部分的下表面基本平行于所述半导体衬底的所述上表面。

根据本发明构思的一方面，一种半导体器件包括半导体衬底。层间绝缘膜设置在所述半导体衬底上。信号通路结构被构造为穿过所述半导体衬底和所述层间绝缘膜。电力通路结构被构造为穿过所述半导体衬底和所述层间绝缘膜。所述电力通路结构延伸并穿过所述半导体衬底中的器件隔离膜。所述信号通路结构包括：头部分，所述头部分在平行于所述半导体衬底的上表面的方向上具有第一宽度；以及主体部分，所述主体部分在平行于所述半导体衬底的所述上表面的所述方向上具有第二宽度。所述第二宽度小于所述第一宽度。所述头部分的下表面基本平行于所述半导体衬底的所述上表面。

根据本发明构思的一方面，一种半导体封装件包括：包括单元区域和外围区域的第一半导体器件；以及堆叠在所述第一半导体器件上的第二半导体器件。所述第二半导体器件电连接到所述第一半导体器件。所述第一半导体器件包括半导体衬底和设置在所述半导体衬底上的层间绝缘膜。所述第一半导体器件包括位于所述外围区域中的第一通路结构和第二通路结构。所述第一通路结构穿过所述半导体衬底，并且具有第一直径。所述第二通路结构穿过所述半导体衬底并且具有大于所述第一直径的第二直径。所述第一通路结构的通路孔的侧壁包括至少一个切口(undercut)部分。所述第一通路结构包括：头部分，所述头部分在平行于所述半导体衬底的上表面的方向上具有第一宽度；以及主体部分，所述主体部分在平行于所述半导体衬底的所述上表面的所述方向上具有第二宽度。所述第二宽度小于所述第一宽度。所述头部分的下表面基本平行于所述半导体衬底的所述上表面。

附图说明

通过结合附图的以下详细描述，本公开的更完整的价值及其许多伴随方面将被更加清楚地理解，在附图中：

图1是示出根据本公开的示例性实施例的半导体器件的平面布局图；

图2是示出图1的硅通路(TSV)单位区域的放大图；

图3是根据本公开的示例性实施例的在半导体器件中沿着图2的线III-III’截取的侧截面图；

图4是根据本公开的示例性实施例的在半导体器件中沿着图2的线III-III’截取的侧截面图；