[发明专利]包括神经网络处理电路的存储器装置

说明书

本公开涉及一种存储器装置，包括：N个单元阵列区域；计算处理块，适用于通过对输入数据执行网络级操作来生成计算完成数据，该网络级操作表示在循环中重复M次层级操作的操作，该层级操作表示并行地执行N次神经网络计算的操作；数据操作块，适用于将输入数据和(M*N)条神经网络处理信息存储在N个单元阵列区域中，并且通过数据传送缓冲器输出计算完成数据；以及操作控制块，适用于控制计算处理块和数据操作块。

相关申请的交叉引用

本申请要求于2019年11月18日提交的申请号为10-2019-0147555的韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体并入本文。

技术领域

示例性实施例涉及一种存储器系统，更特别地，涉及一种包括神经网络处理电路的存储器装置。

背景技术

神经网络是通过对人脑的神经元建模来配置的，也被称为ANN(人工神经网络)，这旨在强调神经元不是真实神经元的事实。

神经网络处理操作是用于卷积神经网络(CNN)或递归神经网络(RNN)的基本技术，其对应于机器学习技术之中的深度学习技术。神经网络处理操作可以用于处理多层感知(MLP)。

参照图1，用于处理MLP的神经网络可以包括多个层1至5，多个层1至5中的一层可以包括多个神经元。也就是说，可以对每个神经元进行数学建模，可以通过根据所需算法对多个神经元进行分组来配置一个层1、2、3、4或5，并且可以通过根据所需算法对多个层1至5进行分组来配置神经网络。

通常，起始处的层1可以被称为“输入层”，末端处的层5可以被称为“输出层”，并且输入层1和输出层5之间的层(该示例中的层2至4)可以被称为“隐藏层”。

彼此相邻的不同层中包括的神经元可以通过突触以各种方式连接，并且可以将权重赋予每个突触。此外，可以根据输入数据来确定输入层1中的神经元的值。此外，可以根据先前层中的神经元和突触来计算隐藏层2至4中的每一个和输出层5中的神经元的值。

发明内容

各个实施例涉及一种包括能够执行神经网络处理的神经网络处理电路的存储器装置。

在实施例中，一种存储器装置可以包括：N个单元阵列区域；计算处理块，适用于在计算模式的计算时段期间通过对输入数据执行网络级操作来生成计算完成数据，该网络级操作表示在循环中重复M次层级操作的操作，该层级操作表示从N个单元阵列区域并行地加载N条神经网络处理信息并且并行地执行N次神经网络计算的操作；数据操作块，适用于在输入时段将通过数据传送缓冲器输入的输入数据和(M*N)条神经网络处理信息存储在N个单元阵列区域中，并且在输出时段通过数据传送缓冲器输出计算完成数据；以及操作控制块，适用于响应于通过输入缓冲器输入的命令和地址，控制进入和退出输入时段、计算时段和输出时段，并且控制计算处理块和数据操作块，其中N和M可以是等于或大于2的自然数。

在正常模式下，数据操作块在写入操作期间将通过数据传送缓冲器输入的数据存储在N个单元阵列区域中，并可以在读取操作期间读取N个单元阵列区域中的数据并且通过数据传送缓冲器输出所读取的数据，并且操作控制块可以响应于通过输入缓冲器输入的命令和地址而控制进入和退出正常模式以及控制数据操作块。

(M*N)条神经网络处理信息可以包括(M*N)条权重信息和(M*N)条计算信息，并且操作控制块在输入时段可以控制数据操作块，以将M条权重信息和M条计算信息存储在各个N个单元阵列区域中。

操作控制块可以响应于通过输入缓冲器输入的计算输入命令进入输入时段，并且可以响应于通过输入缓冲器输入的地址，控制数据操作块将输入数据、M条权重信息和M条计算信息存储在各个N个单元阵列区域中。