[发明专利]碳化硅结势垒肖特基半导体器件及其制造方法

权利要求书

1.一种碳化硅结势垒肖特基半导体器件，包括层叠设置的衬底和外延层，所述外延层上表面设置有源区和位于所述有源区周围的终端区，所述有源区包括若干间隔设置的结势垒区，其特征在于，沿所述有源区的中部至边缘的方向，所述结势垒区的间距逐渐增加。

2.根据权利要求1所述的碳化硅结势垒肖特基半导体器件，其特征在于，沿所述有源区的中部至边缘的方向，所述结势垒区的宽度逐渐增加。

3.根据权利要求1所述的碳化硅结势垒肖特基半导体器件，其特征在于，所述结势垒区的宽度为2μm，沿所述有源区的中部至边缘的方向，所述结势垒区的间距由1μm逐渐增加到4μm。

4.根据权利要求1所述的碳化硅结势垒肖特基半导体器件，其特征在于，所述有源区还包括设置在所述外延层上表面的阳极金属层，所述衬底的背面依次设置有欧姆接触金属层和阴极金属层。

5.根据权利要求4所述的碳化硅结势垒肖特基半导体器件，其特征在于，所述阳极金属层包括叠层设置的第一金属层及第二金属层，所述第一金属层可以和N型SiC形成肖特基接触势垒。

6.根据权利要求1所述的碳化硅结势垒肖特基半导体器件，其特征在于，所述结势垒区为长条形或环形。

7.根据权利要求1所述的碳化硅结势垒肖特基半导体器件，其特征在于，还包括设置在所述外延层上表面的介质钝化层。

8.根据权利要求7所述的碳化硅结势垒肖特基半导体器件，其特征在于，还包括设置在所述介质钝化层上表面的保护层。

9.一种碳化硅结势垒肖特基半导体器件的制造方法，用于制备权利要求1-8任一项所述的碳化硅结势垒肖特基半导体器件，其特征在于，包括以下步骤：

于一衬底上形成外延层；

向所述外延层注入P型杂质离子并激活，同时形成有源区和终端区的P型离子注入区，有源区的P型离子注入区即为所述势垒区；

在外延层的上表面依次形成阳极金属层、介质钝化层和保护层。

10.根据权利要求9所述的制造方法，其特征在于，在外延层的上表面依次形成阳极金属层、介质钝化层和保护层之后还包括：所述衬底经减薄处理后依次在所述衬底的背面形成欧姆接触金属层和阴极金属层。