[发明专利]一种阵列基板及其制作方法

说明书

本申请公开了一种阵列基板及其制造方法。阵列基板包括：第一金属层，包括至少一沿第一方向设置的第一金属走线和至少一沿第二方向设置的第一金属走线，其中，沿第一方向设置的第一金属走线被沿第二方向设置的第一金属走线分为相互不连通的多个部分；第一绝缘层；第二金属层，通过多个第一过孔连通沿第一方向设置的第一金属走线的相互不连通的多个部分；第二绝缘层；第三金属层，通过多个第二过孔使沿第一方向设置的第一金属走线与沿第二方向设置的第一金属走线连通。本申请将驱动电压引线网络变更为用第三金属层通过第二过孔实现，阵列检测从第三金属层制程完成后提前到第二绝缘层制程完成后，以提升良率。

技术领域

本申请涉及液晶显示器技术领域，具体涉及一种阵列基板及其制作方法。

背景技术

主动矩阵式(Active matrix，AM)miniLED技术中，以薄膜晶体管(Thin FilmTransistor，TFT)作为驱动电路。请参阅图1，miniLED驱动电路如图1所示，电路通过VDD与VSS的压差驱动LED灯。因LED灯亮度受电压影响波动很大，为保证背光源组件(Back LightUnit，BLU)的LED亮度均一性，VDD和VSS采用大线宽、双层金属以降低内阻压降(RCloading)及电源压降(IR drop)影响，且采用网状结构(mesh)保证整个面内电压均一性。

请参阅图2和图2A，现有的VSSVDD的结构如图2所示，图2A为图2中沿A-A’的剖面图。其中，现有的阵列基板包括第一金属层101、绝缘层102以及第二金属层103。可见，在形成第一金属层101时，纵向和横向的各条金属走线间没有任何隔断，mesh网状结构已然成形。由于面内大面积的VSS和VDD线路交叉，异物、静电放电(Electro-Static discharge，ESD)导致VSSVDD短路比率高达到约10％。且因为mesh结构，使得自动量测系统(automatictest system，ATS)检测后无法定位异常线路及位置，而现有的热成像检测只能在定位到确定的线路后才能线扫描查找发热短路点。这10％的短路无法通过检测定位后修补挽回，导致良率损失10％。

因此，有必要提供一种阵列基板及其制作方法，以克服上述缺陷。

发明内容

本申请目的在于提供一种阵列基板及其制作方法，将驱动电压引线VSS横向和纵向网络结构从用第一金属层M1实现变更到用第三金属层(多为ITO，氧化铟锡)通过过孔实现，阵列检测(Array TEST)从第三金属层制程完成后提前到第二绝缘层制程完成后，并可以使用热成像技术检测，以提升良率。

作为本申请的第一方面，提供一种阵列基板，具有一衬底基板，所述阵列基板包括：第一金属层，设置于所述衬底基板上并包括至少一沿第一方向设置的第一金属走线和至少一沿第二方向设置的第一金属走线；其中，所述沿第一方向设置的第一金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；第一绝缘层，设置于所述第一金属层上并设有多个第一过孔；第二金属层，设置于所述第一绝缘层上并包括至少一第一连接线，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分；第二绝缘层，设置于所述第二金属层上并设有多个第二过孔；以及，第三金属层，设置于所述第二绝缘层上并通过所述多个第二过孔使所述沿第一方向设置的第一金属走线与所述沿第二方向设置的第一金属走线连通。

进一步，所述第一金属层还包括至少一沿第一方向设置的第二金属走线和至少一沿第二方向设置的第二金属走线；其中，所述沿第一方向设置的第二金属走线和所述沿第二方向设置的第二金属走线连通，并且，所述沿第一方向设置的第二金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分。

进一步，所述第二金属层还包括至少一第二连接线，所述第二连接线通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线的相互不连通的多个部分。