[发明专利]一种半导体器件的制造方法

说明书

本发明提供了一种半导体器件的制造方法，具体包括：提供衬底，上述衬底上形成有非晶硅层；在上述非晶硅层上形成刻蚀辅助层，上述刻蚀辅助层的上表面平整，上述刻蚀辅助层为单一材质；以及对上述非晶硅层以及上述刻蚀辅助层进行刻蚀，以获得目标厚度的非晶硅层，刻蚀后的非晶硅层的上表面平整。根据本发明所提供的半导体器件的制造方法，能够通过简单的工艺流程有效地改善非晶硅层表面的平坦度，能够有效且精确地控制非晶硅层的厚度。

技术领域

本发明涉及半导体器件的制造领域，尤其涉及一种鳍型场效应晶体管的非晶硅栅极的形成。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。

随着集成电路的发展，器件尺寸越来越小，集成度越来越高。半导体器件结构已经从平面化逐渐向立体化发展。在此背景下，鳍型场效应晶体管应运而生。鳍型场效应晶体管通过设置鳍型沟道结构，能够有效地弥补短沟道效应所导致的器件性能下降。

现行先进逻辑芯片鳍型场效应晶体管工艺中，栅极厚度控制是电性的关键要素。目前的工艺已经发展到利用非晶硅来形成鳍型场效应晶体管的栅极。非晶硅栅极制作的混合层工艺复杂，最终定义非晶硅栅极高度的等向性刻蚀需同时移除三种不同材质薄膜，对刻蚀工艺和负载效应控制难度较大。若芯片内负载效应过大，则有可能引发器件电性不匹配，或偏离设计目标导致测试失败，冲击产品良率。

有鉴于此，亟需要一种半导体器件的制造方法，能够简单化非晶硅层表面的平坦化工艺，能够有效地控制非晶硅层的厚度，从而为形成器件性能优异的鳍型场效应晶体管的栅极提供可能。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决现有技术中所存在的问题，本发明的一方面提供了一种半导体器件的制造方法，具体包括：

提供衬底，上述衬底上形成有非晶硅层；

在上述非晶硅层上形成刻蚀辅助层，上述刻蚀辅助层的上表面平整，上述刻蚀辅助层为单一材质；以及

对上述非晶硅层以及上述刻蚀辅助层进行刻蚀，以获得目标厚度的非晶硅层，刻蚀后的非晶硅层的上表面平整。

在上述的实施例中，通过形成上表面平整的刻蚀辅助层，能够使非晶硅层的刻蚀延续刻蚀辅助层的形貌，从而使得刻蚀后的非晶硅层的上表面平整。通过形成材质单一的刻蚀辅助层，能够在对刻蚀辅助层和非晶硅层组成的堆叠层进行刻蚀时，更加容易对整个刻蚀过程进行控制，从而获得目标厚度、上表面平整的非晶硅层。

在上述制造方法的一实施例中，可选的，形成上述刻蚀辅助层进一步包括：

在上述非晶硅层上依次形成第一层和第二层；

以上述第一层为停止层平坦化上述第二层的上表面；以及

将上述第一层的材质转化为上述第二层的材质。

在上述制造方法的一实施例中，可选的，上述第一层为硅缓冲层，上述第二层为氧化硅层。