[发明专利]一种利用测试裸片进行测试的硅连接层测试电路

权利要求书

1.一种利用测试裸片进行测试的硅连接层测试电路，其特征在于，所述硅连接层测试电路包括测试裸片以及待测试的硅连接层；

所述硅连接层的表面预置有若干个连接点，包括硅连接层输入连接点和硅连接层输出连接点，硅连接层输入连接点和硅连接层输出连接点在所述硅连接层表面呈阵列结构排布；所述硅连接层内部布设有连通在硅连接层输入连接点与相应的硅连接层输出连接点之间的信号通路结构；

所述测试裸片的表面预置有若干个裸片输入连接点和若干个裸片输出连接点，裸片输入连接点和裸片输出连接点在所述测试裸片表面呈阵列结构排布，所述测试裸片表面的各个连接点之间的相对排布结构与所述硅连接层上的各个连接点之间的相对排布结构匹配；

所述测试裸片内部还布设有JTAG控制逻辑以及若干个边界扫描细胞结构，每个所述边界扫描细胞结构包括数据输入端、数据输出端、扫描输入端和扫描输出端，每个所述边界扫描细胞结构分别与所述测试裸片表面的一个连接点对应，与裸片输入连接点对应的边界扫描细胞结构的数据输入端连接所述裸片输入连接点，与裸片输出连接点对应的所述边界扫描细胞结构的数据输出端连接所述裸片输出连接点；各个边界扫描细胞结构分别通过扫描输入端和扫描输出端与相邻的边界扫描细胞结构相连，使得各个所述边界扫描细胞结构依次串联形成边界扫描测试链，形成的所述边界扫描测试链的两端连接至所述JTAG控制逻辑；

所述测试裸片布置在载体上且表面的连接点分别与所述硅连接层表面的连接点贴合，各个裸片输入连接点分别与各个硅连接层输出连接点对接，各个裸片输出连接点分别与各个硅连接层输入连接点对接；所述测试裸片内部的所述JTAG控制逻辑通过所述边界扫描测试链对所述硅连接层中的连接点进行测试激励传输以及测试结果捕获实现对所述硅连接层内部信号通路结构的测试。

2.根据权利要求1所述的硅连接层测试电路，其特征在于，所述测试裸片内的JTAG控制逻辑将测试激励通过所述边界扫描测试链传输到与各个裸片输出连接点相连的边界扫描细胞结构从而传输到相应的硅连接层输入连接点，测试激励通过所述硅连接层内部连接点之间的信号通路结构传送到相应的硅连接层输出连接点并传输到相应的裸片输入连接点连接的边界扫描细胞结构形成测试结果，所述测试结果通过所述边界扫描测试链传输到所述JTAG控制逻辑。

3.根据权利要求2所述的硅连接层测试电路，其特征在于，所述硅连接层测试电路包括若干个所述测试裸片，各个测试裸片均布置在所述载体上且表面的连接点分别与所述硅连接层表面相应的连接点贴合，所有测试裸片覆盖所述硅连接层表面所有连接点；

任意的第一测试裸片内的JTAG控制逻辑将测试激励通过所述边界扫描测试链传输到与各个裸片输出连接点相连的边界扫描细胞结构从而传输到相应的硅连接层输入连接点，测试激励通过所述硅连接层内部连接点之间的信号通路结构传送到相应的硅连接层输出连接点并传输到相应的第二测试裸片中的裸片输入连接点连接的边界扫描细胞结构形成测试结果，所述测试结果通过所述第二测试裸片中所述边界扫描测试链传输到所述第二测试裸片中的JTAG控制逻辑，若干个测试裸片共同完成对所述硅连接层的测试。

4.根据权利要求3所述的硅连接层测试电路，其特征在于，每个所述测试裸片还设置有连接内部的JTAG控制逻辑的测试接口，所述测试接口至少包括数据输入端和数据输出端，则各个测试裸片内部的JTAG控制逻辑通过数据输入口和数据输出口依次串联。

5.根据权利要求2所述的硅连接层测试电路，其特征在于，所述测试裸片内部还设置有连接至所述边界扫描测试链的激励产生电路和测试响应分析电路，所述JTAG控制逻辑根据所述激励产生电路产生的测试向量产生所述测试激励，所述JTAG控制逻辑获取所述测试结果后传输给所述测试响应分析电路比较测试向量对应的预期测试结果以及实际获取到的测试结果完成对所述硅连接层的测试。