[发明专利]一种具有内建测试电路的通用结构的硅连接层

说明书

本申请公开了一种具有内建测试电路的通用结构的硅连接层，涉及半导体技术领域，该硅连接层表面布设若干个硅连接层输入连接点和硅连接层输出连接点，硅连接层内部布设有JTAG控制逻辑和边界扫描测试链以形成测试电路，边界扫描测试链内部包括依次串联后连接到JTAG控制逻辑的若干个边界扫描细胞结构，每个边界扫描细胞结构连接相应的连接点；JTAG控制逻辑通过边界扫描测试链即可以完成测试激励传输以及测试结果捕获，可以实现对硅连接层的测试以在装配前对硅连接层进行快速筛选，保证后期可以采用功能正常的硅连接层与裸片组装形成正常的多裸片硅堆叠互连结构，以保证生产良率。

技术领域

本发明涉及半导体技术领域，尤其是一种具有内建测试电路的通用结构的硅连接层。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，除了应用于移动通信、数据中心等领域，还广泛应用于集成电路设计中的原型验证，能够有效验证电路功能的正确性，同时加快电路设计速度。原型验证需要利用FPGA内部的可编程逻辑资源实现电路设计，随着集成电路规模的不断增大及复杂功能的实现，对FPGA的可编程逻辑资源的数量的需求不断提高，后续技术发展和需求的不断增加，FPGA可编程资源数量会成为更大的瓶颈，给该行业发展提出更大的挑战。FPGA规模的增加代表芯片面积不断增大，这样会导致芯片加工难度的提高以及芯片生产良率的降低。

目前也有部分专利提出了通过硅堆叠互连技术(SSI)来进行芯片互连设计的方法，在这过程中需要使用到硅连接层来实现裸片的信号互连，但实际生产中往往出现装配以后发现硅连接层功能异常导致整个FPGA受影响的情况，生产良率难以保证。

发明内容

本发明人针对上述问题及技术需求，提出了一种具有内建测试电路的通用结构的硅连接层，该硅连接层的表面预置有若干个连接点，包括硅连接层输入连接点和硅连接层输出连接点，硅连接层内部布设有连通在硅连接层输入连接点与相应的硅连接层输出连接点之间的信号通路结构；

硅连接层内部布设有JTAG控制逻辑和若干个边界扫描细胞结构，每个边界扫描细胞结构包括数据输入端、数据输出端、扫描输入端和扫描输出端，每个边界扫描细胞结构分别与一个连接点对应且连接在连接点与相应的信号通路结构之间，与硅连接层输入连接点对应的边界扫描细胞结构的数据输入端连接硅连接层输入连接点、数据输出端连接硅连接层输入连接点对应的信号通路结构；与硅连接层输出连接点对应的边界扫描细胞结构的数据输出端连接硅连接层输出连接点、数据输入端连接硅连接层输出连接点对应的信号通路结构；

每个边界扫描细胞结构分别通过扫描输入端和扫描输出端与相邻的边界扫描细胞结构相连，使得各个边界扫描细胞结构依次串联形成边界扫描测试链，形成的边界扫描测试链的两端连接至JTAG控制逻辑，JTAG控制逻辑通过边界扫描测试链对各个连接点进行测试激励传输以及测试结果捕获实现对硅连接层的测试。

其进一步的技术方案为，每个边界扫描细胞结构包括第一多路选择器、第二多路选择器、捕获寄存器和更新寄存器，边界扫描细胞结构的数据输入端连接第一多路选择器的一个输入端以及第二多路选择器的一个输入端，边界扫描细胞结构的扫描输入端连接第一多路选择器的另一个输入端，第一多路选择器的输出端连接捕获寄存器的输入端，捕获寄存器的输出端连接更新寄存器的输入端以及边界扫描细胞结构的扫描输出端，更新寄存器的输出端连接第二多路选择器的另一个输入端，第二多路选择器的输出端连接边界扫描细胞结构的数据输出端。

其进一步的技术方案为，硅连接层内布设有硅连接层配置电路和硅连接层可配置逻辑模块，硅连接层配置电路连接硅连接层可配置逻辑模块形成配置链，JTAG控制逻辑连接硅连接层配置电路与配置链相连，JTAG控制逻辑对配置链实现配置下载以及配置回读。

其进一步的技术方案为，硅连接层可配置逻辑模块包括可配置有源电路，JTAG控制逻辑先通过硅连接层配置电路配置可配置有源电路形成连接在相应连接点之间的信号通路结构，再通过边界扫描测试链对硅连接层进行测试。