[发明专利]一种具有内建测试电路的通用结构的硅连接层

权利要求书

1.一种具有内建测试电路的通用结构的硅连接层，其特征在于，所述硅连接层的表面预置有若干个连接点，包括硅连接层输入连接点和硅连接层输出连接点，所述硅连接层内部布设有连通在硅连接层输入连接点与相应的硅连接层输出连接点之间的信号通路结构；

所述硅连接层内部布设有JTAG控制逻辑和若干个边界扫描细胞结构，每个所述边界扫描细胞结构包括数据输入端、数据输出端、扫描输入端和扫描输出端，每个所述边界扫描细胞结构分别与一个连接点对应且连接在所述连接点与相应的信号通路结构之间，与硅连接层输入连接点对应的所述边界扫描细胞结构的数据输入端连接所述硅连接层输入连接点、数据输出端连接所述硅连接层输入连接点对应的信号通路结构；与硅连接层输出连接点对应的所述边界扫描细胞结构的数据输出端连接所述硅连接层输出连接点、数据输入端连接所述硅连接层输出连接点对应的信号通路结构；

每个所述边界扫描细胞结构分别通过扫描输入端和扫描输出端与相邻的边界扫描细胞结构相连，使得各个所述边界扫描细胞结构依次串联形成边界扫描测试链，形成的所述边界扫描测试链的两端连接至所述JTAG控制逻辑，所述JTAG控制逻辑通过所述边界扫描测试链对各个连接点进行测试激励传输以及测试结果捕获实现对所述硅连接层的测试，包括：所述JTAG控制逻辑将测试激励通过所述边界扫描测试链传输到与各个硅连接层输入连接点相连的边界扫描细胞结构，测试激励通过连接点之间的信号通路结构传送到相应的硅连接层输出连接点所连接的边界扫描细胞结构形成测试结果，所述测试结果通过所述边界扫描测试链传输到所述JTAG控制逻辑。

2.根据权利要求1所述的硅连接层，其特征在于，每个所述边界扫描细胞结构包括第一多路选择器、第二多路选择器、捕获寄存器和更新寄存器，所述边界扫描细胞结构的数据输入端连接所述第一多路选择器的一个输入端以及所述第二多路选择器的一个输入端，所述边界扫描细胞结构的扫描输入端连接所述第一多路选择器的另一个输入端，所述第一多路选择器的输出端连接所述捕获寄存器的输入端，所述捕获寄存器的输出端连接所述更新寄存器的输入端以及所述边界扫描细胞结构的扫描输出端，所述更新寄存器的输出端连接所述第二多路选择器的另一个输入端，所述第二多路选择器的输出端连接所述边界扫描细胞结构的数据输出端。

3.根据权利要求1或2所述的硅连接层，其特征在于，所述硅连接层内布设有硅连接层配置电路和硅连接层可配置逻辑模块，所述硅连接层配置电路连接所述硅连接层可配置逻辑模块形成配置链，所述JTAG控制逻辑连接所述硅连接层配置电路与所述配置链相连，所述JTAG控制逻辑对所述配置链实现配置下载以及配置回读。

4.根据权利要求3所述的硅连接层，其特征在于，

所述硅连接层可配置逻辑模块包括可配置有源电路，所述JTAG控制逻辑先通过所述硅连接层配置电路配置所述可配置有源电路形成连接在相应连接点之间的信号通路结构，再通过所述边界扫描测试链对所述硅连接层进行测试。

5.根据权利要求4所述的硅连接层，其特征在于，

所述可配置有源电路为有源器件形成的硅连接层互连网络，所述硅连接层互连网络中包括若干条互连线路，硅连接层输入连接点和硅连接层输出连接点之间通过所述硅连接层互连网络中的互连线路相连，所述JTAG控制逻辑通过所述硅连接层配置电路配置所述硅连接层互连网络中各条互连线路的通断使得相应的硅连接层输入连接点与硅连接层输出连接点之间形成信号通路结构。

6.根据权利要求1所述的硅连接层，其特征在于，所述硅连接层设置有测试接口，所述JTAG控制逻辑连接所述测试接口，所述硅连接层通过所述测试接口连接外部ATE测试机，所述外部ATE测试机依次对测试向量集合中的每个测试向量进行格式转换产生测试激励输出给所述JTAG控制逻辑，所述JTAG控制逻辑将每个测试激励对应的测试结果格式化并输出给所述外部ATE测试机；对于每个测试向量，所述外部ATE测试机比较所述测试向量对应的预期测试结果以及实际获取到的测试结果，利用各个测试向量完成对所述硅连接层的测试。