[发明专利]三维存储器及其制造方法

说明书

本发明提供了一种三维存储器及其制造方法。该方法包括以下步骤：提供衬底，在衬底上形成牺牲层；对牺牲层进行局部掺杂，形成在第一方向交替的掺杂区和和非掺杂区，掺杂区和非掺杂区沿着与第一方向垂直的第二方向延伸；在牺牲层上形成堆叠层和垂直穿过堆叠层和牺牲层的沟道结构，其中沟道结构具有存储器层和被存储器层围绕的导电部，导电部到达牺牲层；形成垂直穿过堆叠层而到达牺牲层的栅线隙；选择性去除掺杂区或非掺杂区，在堆叠层与牺牲层之间形成间隙，去除存储器层在间隙中的部分的至少一部分侧壁，露出导电部的至少一部分侧壁；以及在间隙中填充导电层，导电层接触导电部。

技术领域

本发明主要涉及半导体设计及制造领域，尤其涉及一种三维存储器及其制造方法。

背景技术

随着3D NAND技术的不断发展，三维存储器可以垂直堆叠的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。

在三维存储器制造过程中，硅衬底作为三维存储器的载体。随着存储器层数的增加，需要用到更多的介质薄膜(例如氧化硅、氮化硅或多晶硅)，存储器中阶梯区、沟道孔和栅极区中需要填充更多的介质。因此薄膜结构会变得更高、更复杂。经过制造过程中的热过程之后，薄膜会发生形变，硅衬底很难支撑薄膜压力导致的晶圆形变。最终导致晶圆发生翘曲，无法在机台中进行处理。

发明内容

本发明要解决的技术问题是提供一种三维存储器及其制造方法，降低器件的形变。

为解决上述技术问题，本发明提供了一种三维存储器的制造方法，包括以下步骤：提供衬底，在所述衬底上形成牺牲层；对所述牺牲层进行局部掺杂，形成在第一方向交替的掺杂区和和非掺杂区，所述掺杂区和非掺杂区沿着与所述第一方向垂直的第二方向延伸；在所述牺牲层上形成堆叠层和垂直穿过所述堆叠层和牺牲层的沟道结构，其中所述沟道结构具有存储器层和被所述存储器层围绕的导电部，所述导电部到达所述牺牲层；形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；选择性去除所述掺杂区或所述非掺杂区，在所述堆叠层与所述牺牲层之间形成间隙，去除所述存储器层在所述间隙中的部分的至少一部分侧壁，露出所述导电部的至少一部分侧壁；以及在所述间隙中填充导电层，所述导电层接触所述导电部。

在本发明的一实施例中，上述的方法还包括：在所述栅线隙中填充绝缘层。

在本发明的一实施例中，上述的方法还包括：在所述栅线隙中填充阵列共源极。

在本发明的一实施例中，上述的方法还包括：在所述衬底的未覆盖所述堆叠层的阶梯区形成导电接触；以及在所述衬底背面形成电连接所述衬底和所述导电接触的连接层。

在本发明的一实施例中，去除所述牺牲层之前还包括在所述栅线隙侧壁形成间隔层。

在本发明的一实施例中，上述的方法还包括对所述衬底和所述导电层进行相反类型的掺杂。

在本发明的一实施例中，在所述衬底背面形成电连接所述衬底和所述导电接触的连接层之前还包括：将所述堆叠层与另一器件键合。

在本发明的一实施例中，在所述衬底背面形成电连接所述衬底和所述导电接触的连接层的步骤包括：在所述衬底背面形成保护层，且从所述保护层背面形成暴露所述导电接触的第一通孔和暴露所述衬底的第二通孔；以及在所述保护层背面形成延伸到所述第一通孔和所述第二通孔的连接层。

本发明还提出一种三维存储器，包括：衬底，所述衬底定义核心区和字线连接区；位于所述衬底上的导电层，所述导电层包括在第一方向交替的第一区域和第二区域，所述第一区域和第二区域沿着与所述第一方向垂直的第二方向延伸；位于所述导电层上的堆叠层，所述堆叠层包括间隔的栅极层；以及垂直穿过所述堆叠层且到达所述衬底的沟道结构，所述沟道结构包括导电部，其中所述导电部位于所述导电层的部分从所述沟道结构的侧面露出，从而与所述导电层接触。