[发明专利]半导体装置

说明书

提供一种能够使栅极控制电路的结构简略化的半导体装置。半导体装置具备：半导体部；半导体部的背面侧的第1电极；表面侧的第2电极；以及第1、第2控制电极，在半导体部与第2电极之间，配置在半导体部的沟槽的内部。第1、第2控制电极从半导体部及第2电极绝缘，第2控制电极从第1控制电极电分离。半导体部包括：第1导电型的第1层；第2导电型的第2层；第1导电型的第3层；第2导电型的第4层；第2导电型的第5层；以及第2导电型的第6层。第2层设置于第1层与第2电极之间，第3及第4层有选择地设置于第2半导体层与第2电极之间。第5层设置于第1层与第1电极之间。第6层设置于第1层与第2控制电极之间，沿着第2控制电极延展。

本申请主张以日本专利申请2020－43815号(申请日：2020年3月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明涉及半导体装置。

背景技术

对于电力控制用的半导体装置，希望接通电阻低、开关损耗小。例如，在IGBT(Insulated gate Bipolar Transistor)中，能够通过使从p型集电极层向n型基极层中注入的空穴的密度增加，降低接通电阻。但是，如果n型基极层的空穴的密度变高，则在截止时用来从n型基极层将空穴排出的时间变长，截止损耗增加。

为了改善这样的权衡，将接通电阻及开关损耗都降低，使用具有独立控制的两个控制电极的IGBT。例如，在使IGBT截止之前，通过对两个控制电极中的1个的电位进行控制，将n型基极层的空穴的一部分预先排出，降低n型基极层的空穴密度。由此，能够缩短IGBT的截止时的空穴的排出时间，降低开关损耗。但是，在实现这样的栅极控制的电路的设计中，应消除的制约很多。

发明内容

本发明的目的是提供一种能够使栅极控制电路的结构简略化的半导体装置。

有关技术方案的半导体装置具备：半导体部；第1电极，设置在上述半导体部的背面侧；第2电极，设置在上述半导体部的表面侧；第1控制电极，在上述半导体部与上述第2电极之间，配置于在上述半导体部设置的第1沟槽的内部；以及第2控制电极，在上述半导体部与上述第2电极之间，配置于在上述半导体部设置的第2沟槽的内部。上述第1控制电极通过第1绝缘膜从上述半导体部电绝缘，通过第2绝缘膜从上述第2电极电绝缘。上述第2控制电极通过第3绝缘膜从上述半导体部电绝缘，通过第4绝缘膜从上述第2电极电绝缘，从上述第1控制电极电分离。上述半导体部包括第1导电型的第1半导体层、第2导电型的第2半导体层、上述第1导电型的第3半导体层、上述第2导电型的第4半导体层、上述第2导电型的第5半导体层和上述第2导电型的第6半导体层。上述第1控制电极及上述第2控制电极延展于上述第1半导体层中。上述第2半导体层设置于上述第1半导体层与上述第2电极之间，隔着上述第1绝缘膜面对上述第1控制电极，隔着上述第3绝缘膜面对上述第2控制电极。上述第3半导体层有选择地设置于上述第2半导体层与上述第2电极之间，与上述第1绝缘膜接触，与上述第2电极电连接。上述第4半导体层有选择地设置于上述第2半导体层与上述第2电极之间，与上述第3绝缘膜接触，与上述第2电极电连接。上述第5半导体层设置于上述第1半导体层与上述第1电极之间，与上述第1电极电连接。上述第6半导体层设置于上述第1半导体层与上述第2控制电极之间，沿着上述第3绝缘膜延展。

附图说明

图1是表示有关第1实施方式的半导体装置的示意剖面图。

图2(a)～图5(b)是表示有关第1实施方式的半导体装置的制造过程的示意剖面图。

图6(a)～图6(c)是表示有关第1实施方式的半导体装置的控制方法的示意图。

图7(a)、图7(b)是表示有关第1实施方式的半导体装置的动作的示意剖面图。

图8(a)、图8(b)是表示有关第1实施方式的第1变形例的半导体装置的示意剖面图。