[发明专利]半导体装置有效
| 申请号: | 202010606415.9 | 申请日: | 2020-06-29 |
| 公开(公告)号: | CN113394265B | 公开(公告)日: | 2023-08-15 |
| 发明(设计)人: | 岩鍜治阳子;末代知子 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/423;H01L29/739 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 徐殿军 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,其具备:
半导体部;
第1电极,设置于上述半导体部的背面侧;
第2电极,设置于上述半导体部的表面侧;
第1控制电极,在上述半导体部与上述第2电极之间,配置于在上述半导体部设置的第1沟槽的内部,通过第1绝缘膜从上述半导体部电绝缘,通过第2绝缘膜从上述第2电极电绝缘;以及
第2控制电极,在上述半导体部与上述第2电极之间,配置于在上述半导体部设置的第2沟槽的内部,通过第3绝缘膜从上述半导体部电绝缘,通过第4绝缘膜从上述第2电极电绝缘,从上述第1控制电极电分离;
上述半导体部包括第1导电型的第1半导体层、第2导电型的第2半导体层、上述第1导电型的第3半导体层、上述第2导电型的第4半导体层、上述第2导电型的第5半导体层和上述第2导电型的第6半导体层;
上述第1控制电极及上述第2控制电极延展于上述第1半导体层中;
上述第2半导体层设置于上述第1半导体层与上述第2电极之间,隔着上述第1绝缘膜面对上述第1控制电极,隔着上述第3绝缘膜面对上述第2控制电极;
上述第3半导体层有选择地设置于上述第2半导体层与上述第2电极之间,与上述第1绝缘膜接触,与上述第2电极电连接;
上述第4半导体层有选择地设置于上述第2半导体层与上述第2电极之间,与上述第3绝缘膜接触,与上述第2电极电连接;
上述第5半导体层设置于上述第1半导体层与上述第1电极之间,与上述第1电极电连接;
上述第6半导体层设置于上述第1半导体层与上述第2控制电极之间,沿着上述第3绝缘膜延展。
2.如权利要求1所述的半导体装置,
上述第6半导体层具有从上述第3绝缘膜朝向上述第1半导体层的方向上的第1厚度;
上述第1厚度是使得通过在上述第2控制电极与上述第2电极之间施加电压、上述第1导电型的载流子集中在上述第1半导体层与上述第3绝缘膜的分界面,从而上述第6半导体层的整体反转为第1导电型的厚度。
3.如权利要求1所述的半导体装置,
上述第6半导体层将上述第3绝缘膜的位于上述第1半导体层中的部分的整体覆盖。
4.如权利要求1所述的半导体装置,
上述半导体部还包括设置于上述第1半导体层与上述第2半导体层之间的上述第1导电型的第7半导体层;
上述第7半导体层包含比上述第1半导体层的第1导电型杂质浓度高的第1导电型杂质;
上述第7半导体层的上述第1导电型杂质的浓度比上述第3半导体层的第1导电型杂质的浓度低。
5.如权利要求4所述的半导体装置,
上述第7半导体层具有第1区域、和包含比上述第1区域的第1导电型载流子的浓度低的第1导电型载流子的第2区域;
上述第2区域位于上述第1区域与上述第3绝缘膜之间,位于上述第2半导体层与上述第6半导体层之间。
6.如权利要求4所述的半导体装置,
上述第6半导体层位于上述第7半导体层与上述第3绝缘膜之间。
7.如权利要求1~6中任一项所述的半导体装置,
还具备向上述第2电极和上述第1控制电极及上述第2控制电极分别施加控制电压的控制电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010606415.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





