[发明专利]一种自适应数字化驯服时钟的系统

说明书

本发明公开了一种自适应数字化驯服时钟的系统，先通过输入信号倍频单元对外部输入信号进行数字倍频，提高系统精度；再通过数字鉴相器进行数字鉴相，其鉴相结果送入误差统计单元计算出频率、相位误差，并通过进行统计与暂存；然后通过多级柔性防失锁分频控制电路实现柔性大动态范围可跟踪式分频处理，并结合任意小数分频单元进行数字分频，同时再反馈至数字鉴相器进闭环调节控制，以达到与目标信号频率同步。

技术领域

本发明属于时钟驯服技术领域，更为具体地讲，涉及一种自适应数字化驯服时钟的系统。

背景技术

在自动控制、AD采样、DA合成等诸多电子系统都需要高精度时钟。目前，高精度时钟一般需要采用原子钟，不但获得成本昂贵，而且体积大，系统复杂。

为了降低高精度时钟的成本和体积，逐步发展出了卫星授时技术和驯服时钟技术。通过卫星授时技术，可以获得高精度的1PPS信号，信号的误差可以小于10^-11～10^-12，再通过驯服技术，实现本地输出高精度10MH_Z或5MH_Z的高精度时钟，一般精度可以达到10^-10～10^-11。

数字时钟的驯服方法，只有锁定和解锁两种状态，不但对被驯服时钟的精度要求较高，而且驯服速度慢，容易失锁，如果要求输出时钟(一般为5MH_Z)精度达到10^-10～10^-11，监控时间门限高达2×10³～2×10⁴S，驯服时间至少10⁵～10⁶S，被驯服时钟需要采用恒温晶振(精度10^-8～10^-9)，一旦解锁又需要长时间驯服才能重新锁定。

发明内容

本发明的目的在于克服现有技术的不足，提供一种自适应数字化驯服时钟的系统，在外部同步信号的同步驯服下，对目标采样时钟信号进行同步驯服，使其收敛至与外部信号同频同步，具备自适应跟踪、快速、高稳定性等优点。

为实现上述发明目的，本发明一种自适应数字化驯服时钟的系统，其特征在于，包括：信号数字倍频单元、数字鉴相器、误差统计单元、多级柔性防失锁分频控制电路、任意小数数字分频单元和反馈单元；

所述信号数字倍频单元包括前级倍频单元和后级倍频单元；其中，前级倍频单元采样采用锁相倍频结构，后级倍频单元采用等相位平移倍频结构；输入时钟Clk-in通过PLL锁相倍频结构倍频处理，得到的放大m倍频率的clk_m；再将clk_m作为等相位平移倍频结构的输入，等相位平移倍频结构根据需要的倍频数n，将时钟clk_m进行n等分相位的平移输出，得到平移后的n个时钟：0°，360°/n，360°*2/n，…，360°*(n-1)/n，最后再将这n个时钟叠加成的m×n倍频时钟，并作为时钟同步输入信号Clk_mn；

所述数字鉴相器包括相频计算单元和相频比较单元；在外接的秒脉冲信号pps的时间阈内，利用相频计算单元中频率计数器分别计算时钟同步输出信号Clk-out与时钟同步输入信号Clk的频率，然后通过频率比较强计算出频率差值Δf；同时，利用相频计算单元中相位计数器分别计算时钟同步输出信号Clk-out与时钟同步输入信号Clk_mn的相位，然后通过相位比较强计算出相位差值Δp；最后将频率差Δf和相位差Δp输入至误差统计单元；

所述误差统计单元包括频率误差，主要用于对频率误差Δf与相位误差Δp进行统计与暂存；

所述多级柔性防失锁分频控制电路，主要作用是调节分频控制字，为后级任意小数数字分频单元提供分频控制字；多级柔性防失锁分频控制单元根据误差统计单元暂存的频率误差Δf和相位误差Δp确定误差Δf所在的抖动范围，然后依据抖动范围确定分频系数，最后依据分频系数利用控制字调节器计算出分频控制字，再输入给任意小数数字分频单元；