[发明专利]半导体装置、引线架以及半导体装置的制造方法

说明书

本发明揭露一种半导体装置、引线架以及半导体装置的制造方法，其中，半导体装置，包括半导体晶片、多个引线以及密封层。引线包括凹陷部形成在位于外侧的底面中以及突出部形成在位于外侧的顶面中。突出部形成为由引线的顶面朝向密封层突出。并且，本发明亦揭露一种用于半导体装置中的引线架以及一种半导体装置的制造方法。

技术领域

本发明涉及一种半导体装置，且本发明亦涉及一种用于半导体装置中的引线架以及一种半导体装置的制造方法。

背景技术

四方平面无引线(或称“四方平面无引脚”，quad flat no-lead,QFN)封装为无引线的半导体装置，因其尺寸小及优秀的热与电性能，而被广泛应用于电子封装产业。

QFN封装通常设计为使晶粒垫(die pad)暴露在底面中，在连接到电子设备的安装板(mounting board)时形成有效散热路径。为了确保QFN封装与安装板之间建立成功的焊点(solder joint)，通常会进行目视检查以检查连接状况。然而，由于焊接端子是位在QFN封装的底面，因此无法轻易确认连接状态。

为了解决此问题，现有技术已开发在封装体的边缘上具有缺口(notch)的QFN封装。可透过两步锯切(two-step sawing)或半蚀刻(half-etching)以在引线端的底面中形成减薄部分，以产生缺口。然而，通过上述方法产生的减薄部分的形状与大小受限于引线的厚度。因此，有限的减薄部分不能作为让人满意的目视指示物或者作为可靠的焊点。此外，锯切方法经常导致引线上产生毛边。而毛边的产生并非所期望的，因为毛边可能会聚集在引线的缺口内并对焊料的安装与接合的可靠性产生负面影响。因此，为了去除毛边，需要增加成本及人力。此外，上述蚀刻方法需要使用蚀刻与清洁的设备，使得运作及维护的成本增加。

发明内容

根据本发明的一实施例，提供一种半导体装置，包括半导体晶片、多个引线设置在半导体晶片周围、以及密封层形成为覆盖半导体晶片及各引线的一部分。各引线分别包括顶面、底面、内侧以及外侧。其中，底面相反于顶面，内侧邻近半导体晶片，外侧相反于内侧。引线电连接于半导体晶片。引线的底面及外侧从密封层所暴露出。各引线分别包括凹陷部，形成在位于外侧的底面中以及突出部，形成在位于外侧的顶面中，且突出部形成为由引线的顶面朝向密封层突出。

根据另一实施例，提供一种引线架，包括外框、中央开口、晶粒垫以及多个引线。晶粒垫设置在中央开口之内。多个引线贴附于外框且朝向晶粒垫延伸。各引线包括顶面、底面、内侧以及外侧。其中，底面相反于顶面，内侧邻近半导体晶片，外侧相反于内侧。各引线分别包括凹陷部，形成在位于外侧的底面中以及突出部，形成在位于外侧的顶面中。

根据另一实施例，提供一种半导体装置的制造方法，该方法包括：提供引线架，引线架包括晶粒垫及多个引线，各引线分别包括顶面、底面、内侧以及外侧，其中底面相反于顶面，内侧邻近半导体晶片，外侧相反于内侧；装载引线架到下模具上，其中下模具包括多个间隙，多个间隙彼此以间隔关系设置；由与下模具相反的一侧压制各引线，以形成凹陷部及突出部，其中各突出部朝向下模具的各间隙突出；从引线架移除下模具；安装半导体晶片在晶粒垫上，且将半导体晶片电连接于引线；形成密封层在半导体晶片与各引线的一部分的上方，以形成封装体，其中包含模板以贴附在引线的底面；从引线移除模板；在引线的底面形成镀层；以及沿各凹陷部将封装体单体化，其中各凹陷部是藉由调整尺寸和设置位置，使得在单体化步骤后保留各凹陷部的一部分。

附图说明

本发明通过示例的方式所绘示出，且并不受所附图式的限制，在所附图式中，相似的符号标记是指相似的元件。图中的元件是为了简洁及清楚所绘出，且不一定是按比例绘制。

图1A为本发明一实施例的半导体装置的底视示意图。

图1B为沿着图1A的线段A-A’所取得的剖面示意图。

图1C为本发明一实施例的半导体装置的侧视示意图。