[发明专利]一种半导体芯片封装结构及其制备方法

说明书

本发明提供了一种半导体芯片封装结构及其制备方法，包括用于芯片连接的连接结构，所述连接结构包括：顺序依次设置的基板、连接材料、芯片、纳米铜材料层和铜线；所述铜线通过引线键合工艺与所述纳米铜材料层连接，所述纳米铜材料层厚度为25μm‑500μm。纳米铜材料比较便宜，纳米铜结构性能好，导电性能高，在使用过程中可以降低引线的数量，降低成本、简化工艺。

技术领域

本发明涉及半导体芯片封装技术领域，尤其涉及一种半导体芯片封装结构及其制备方法。

背景技术

半导体芯片封装互连工艺中的引线键合工艺，也称为打线工艺(wire bondingprocess)是在半导体器件和集成电路组装时，为使芯片内电路的输入/输出连接点与引线框架或基板的内接触点之间实现电气连接的工艺。

早期的技术中，通常使用铝线或金线作为芯片引线，其中，金线适用于对电阻率要求极低的情况，但是成本较高；铝线导电性适中，成本较低，适合一般的功率器件应用，但是，铝线较软，导致封装结构在使用时容易坍塌，进而造成芯片的损伤。

为了解决铝线的上述问题，现有相关技术中，使用铜线代替铝线或金线作为芯片引线。然而，发明人发现使用铜线面临的最大问题是铜材料具有较高的硬度，在引线键合工艺中，如不做特殊处理，有可能击穿芯片镀层，并将芯片击碎。

本发明设计的技术，将设计新式芯片表面工艺和引线键合工艺，使得铜线引线键合更加适合电力电子封装工艺。

发明内容

针对上述现有技术中所存在的技术问题，本发明提供了一种半导体芯片封装结构，包括用于芯片连接的连接结构，所述连接结构包括：顺序依次设置的基板、连接材料、芯片、纳米铜材料层和铜线；所述铜线通过引线键合工艺与所述纳米铜材料层连接，所述纳米铜材料层厚度为25μm-500μm。所述芯片包含上镀层、下镀层。

所述基板为覆铜陶瓷基板(DBC基板)，活性金属钎焊基板(AMB基板)。

连接材料可以选自纳米铜焊膏、烧结材料、预制件中的一种。

优选地，所述纳米铜材料层一整体结构，所述纳米铜材料层原料厚度为50μm-1mm。

优选地，所述纳米铜材料层原材料选自纳米铜膏或纳米铜膜，所述纳米铜膏或所述纳米铜膜的厚度为5μm-1mm。

优选地，在所述纳米铜材料层上设置铜箔，所述铜箔厚度为1μm-475μm。

优选地，所述纳米铜材料层的原料包括：顺序依次设置的第一纳米铜连接层、第二纳米铜连接层、第三纳米铜连接层，每层纳米铜连接层厚度范围为5μm-1mm，所述第一纳米铜连接层、所述第二纳米铜连接层、所述第三纳米铜连接层的致密度依次升高。

纳米铜材料原料：纳米铜颗粒，纳米铜粉，纳米铜膏，纳米铜膜经过烧结工艺手段形成最终的一层类似铜箔结构的金属层即纳米铜材料层或纳米铜连接层。

优选地，所述纳米铜材料层原料包括：顺序依次设置的第一纳米铜连接层、第二纳米铜连接层、第三纳米铜连接层，每层纳米铜连接层厚度范围为5μm-1mm，所述第一纳米铜连接层、所述第二纳米铜连接层、所述第三纳米铜连接层的致密度依次升高。

在下方的第一纳米铜连接层起到烧结连接作用，致密度要求低，其硬度较软，第三纳米铜连接层，起到防打溅作用所以要求较硬，致密度较高。

致密度的高低可以通过调节的粒径的大小、固体含量的多少来控制。

比如，在使用于烧结工艺时，将小尺寸纳米金属颗粒填补在大尺寸纳米金属颗粒的间隙之中，提升烧结后金属层的致密性。

即第一纳米铜连接层的致密度小于第二纳米铜连接层，第二纳米铜膏的致密性小于第三纳米铜连接层。