[发明专利]一种axi4转avalon总线的方法、装置、终端及存储介质

权利要求书

1.一种axi4转avalon总线的方法，其特征在于，包括axi4_st接口转avalon_st接口的方法；

axi4_st接口包括data接口、valid接口、keep接口、last接口和ready接口；

avalon_st接口包括sop接口、date接口、eop接口、empty接口、valid接口和ready接口；

该axi4_st接口转avalon_st接口的方法包括以下步骤：

将axi4_st接口的last接口的组合逻辑赋予avalon_st接口的eop接口；

将axi4_st接口的valid接口的组合逻辑赋予avalon_st接口的valid接口；

将axi4_st接口的ready接口的组合逻辑赋予avalon_st接口的ready接口；

将axi4_st接口的data接口高低位逻辑处理为avalon_st接口的data接口高低位逻辑后，以时序逻辑将axi4_st接口的data接口信号赋予avalon_st接口的data接口信号；

将axi4_st接口的keep接口信号按预设规则转换后赋予avalon_st接口的empty接口；

将axi4_st接口数据包中第一个valid信号作为avalon_st接口的sop信号。

2.根据权利要求1所述的axi4转avalon总线的方法，其特征在于，将axi4_st接口的data接口高低位逻辑处理为avalon_st接口的data接口高低位逻辑，具体为：

将axi4_st接口的data接口数据的最高字节放入avalon_st接口的data接口的最低字节，次高字节放入次低字节，以此类推。

3.根据权利要求1或2所述的axi4转avalon总线的方法，其特征在于，还包括axi4_mm总线转为avalon_mm总线的方法，具体包括以下步骤：

对于读地址操作，根据axi4_mm总线读地址、读取长度、读取有效指令，组帧打包打入异步FIFO中，在异步FIFO中取出整帧的指令数据；根据avalon_mm总线各个信号的时序关系，拆解所取出指令数据帧重新为avalon的指令数据，输出给对接avalon_mm总线端口数据模块，完成axi4_mm总线到avalon_mm总线读地址操作；

对于读数据操作，avalon_mm总线接收到读地址信息后，avalon_mm总线对应接口模块将内存地址反馈到总线控制器中，将反馈回的数据和指令组帧结果压入异步FIFO中，等待axi4_mm总线的rready信号就绪后，依据axi4_mm总线的时序关系将异步FIFO中的数据和指令组帧取出反馈给axi4_mm总线对应axi4_rdata、axi4_rdatavalid信号中。

4.根据权利要求3所述的axi4转avalon总线的方法，其特征在于，axi4_mm总线转为avalon_mm总线的方法还包括以下步骤：

对于写地址操作，根据axi4_mm总线写地址、写有效指令、写猝发长度信息，组帧打包压入异步FIFO中，根据avalon_mm总线avalon_mm_waitrequest信号，将异步FIFO的地址信息取出，依据avalon_mm协议的时序关系拆解重组信息，完成avalon_mm总线写地址的操作转换；

对于写数据操作，根据axi4_mm总线写有效指令、写数据及写结束信息，将axi4_mm总线端的指令信息、数据及结束信息组帧打包压入异步FIFO中，依据avalon_mm总线对接模块的就绪情况，决定是否在异步FIFO的端口中将数据取出，依据avalon_mm总线写数据各信号的时序关系，将组帧的数据拆解分发给写数据通道的各个接口中，完成写数据接口的转换。